本文選題：鎖相環(huán) + 相位噪聲　； 參考：《電子科技大學》2014年碩士論文

【摘要】：鎖相環(huán)是通信系統(tǒng)的重要模塊,鎖相環(huán)的性能在很大程度上制約著通信系統(tǒng)的整體性能,本文以802.11.b為應用背景,圍繞電荷泵鎖相環(huán)的原理、相位和噪聲模型、電路設計等方面進行如下研究:闡述了鎖相環(huán)的歷史發(fā)展脈絡和背景意義,分析了電荷泵鎖相環(huán)的原理及時域相位模型,分析并討論了電荷泵鎖相環(huán)噪聲性能和環(huán)路參數(shù)。闡述了壓控振蕩器、分頻器、鑒頻鑒相器、電荷泵及環(huán)路濾波器的一般結構、工作原理和數(shù)學模型,并推導一些重要的的數(shù)學公式。介紹了設計這些模塊可能要注意的問題。詳細介紹了本文設計的亞采樣鎖相環(huán)原理和結構,闡述了亞采樣鑒相器的原理和數(shù)學模型,分析了亞采樣電荷鎖相環(huán)的噪聲性能和時域相位模型,闡述了一般亞采樣鎖相環(huán)結構的環(huán)路濾波器電容面積過大的問題和解決方法。在上述基礎之上,本文提出了一種雙環(huán)路鑒相增益可調的亞采樣電荷泵鎖相環(huán)設計方案,其核心環(huán)路和FLL環(huán)路的鑒相增益都可以調節(jié),這使得該鎖相環(huán)抗PVT變化能力更強,良率更高。本文采用宏力GSMC 0.18μm工藝完成亞采樣電荷泵鎖相環(huán)各電路模塊原理圖設計、版圖設計和性能仿真。由于GSMC 0.18μm工藝沒有提供電感模型,本文選擇了環(huán)形振蕩器做為鎖相環(huán)的壓控振蕩器。為了減少壓控振蕩器的調諧增益,本文設計了8段調諧曲線的壓控振蕩器,該壓控振蕩器的調諧增益為200MHz/V,其頻率范圍達到1.2GHz~2.8GHz。在FLL環(huán)路的電荷泵設計中,采用了電流在5μA-155μA可調的設計,該電流大小由數(shù)字信號控制調節(jié),可以減小其受PVT變化的影響。仿真的結果表明該鎖相環(huán)的功耗為8mW,在2.4GHz處的鎖定時間為12μs,其壓控振蕩器的噪聲性能為-94.6dBc/Hz@1MHz,鎖相環(huán)的整體相位噪聲為-108dBc/Hz@10KHz。
[Abstract]:Phase locked loop (PLL) is an important module of communication system. The performance of PLL restricts the whole performance of communication system to a great extent. In this paper, based on 802.11.b application background, the principle, phase and noise model of CPPLL are discussed. The circuit design is studied as follows: the history and background significance of PLL are expounded, the principle and time-domain phase model of CPPLL are analyzed, and the noise performance and loop parameters of CPPLL are analyzed and discussed. The general structure, working principle and mathematical model of voltage-controlled oscillator, frequency divider, frequency discriminator, charge pump and loop filter are described, and some important mathematical formulas are deduced. The problems that may be noticed in the design of these modules are introduced. The principle and structure of sub-sampling phase-locked loop designed in this paper are introduced in detail. The principle and mathematical model of sub-sampling phase-locked loop are described. The noise performance and time-domain phase model of sub-sampling charge phase-locked loop are analyzed. In this paper, the problem of the capacitor area of the general subsampling PLL loop filter is discussed and its solution is presented. On the basis of the above, a design scheme of sub-sampling charge pump phase-locked loop with adjustable phase discriminant gain is proposed. The phase detection gain of the core loop and FLL loop can be adjusted, which makes the phase-locked loop more resistant to PVT changes. The yield is higher. In this paper, the principle diagram design, layout design and performance simulation of sub-sampling charge pump phase-locked loop are completed by using GSMC 0.18 渭 m process. Because the GSMC 0.18 渭 m process does not provide the inductance model, the ring oscillator is chosen as the voltage-controlled oscillator of the phase-locked loop. In order to reduce the tuning gain of the VCO, a voltage-controlled oscillator with eight tuning curves is designed. The tuning gain of the VCO is 200MHz / V, and its frequency range is 1.2 GHz ~ 2.8GHz. In the design of charge pump in FLL loop, the current can be adjusted from 5 渭 to 155 渭 A, and the current is controlled by digital signal, which can reduce the influence of PVT. The simulation results show that the power consumption of the PLL is 8mW, the locking time at 2.4GHz is 12 渭 s, the noise performance of the VCO is -94.6 dBcr / Hz @ 1MHz, and the overall phase noise of PLL is -108dBc / Hz @ 10KHz.
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TN911.8;TN432

【共引文獻】

相關期刊論文 前10條

1 楊盛波;唐寧;覃賢芳;;一種用于RFID標簽芯片LDO穩(wěn)壓源的設計[J];安防科技;2008年12期

2 周明;;開關電源控制器在汽車電子產(chǎn)品中的應用及研究[J];安徽科技;2008年03期

3 何曉燕;王慶春;;CMOS反相器電壓傳輸特性的分析和仿真[J];安康師專學報;2006年02期

4 祝曉笑;劉昌舉;蔣永富;;格雷碼在焦平面CMOS讀出電路中的應用[J];半導體光電;2009年04期

5 黃松壘;張偉;黃張成;方家熊;;基于輸入失調補償?shù)陌惦娏饕种谱x出電路研究[J];半導體光電;2011年03期

6 余有靈,許維勝,吳啟迪;電子鎮(zhèn)流器控制器中帶隙基準源的設計與實現(xiàn)[J];半導體技術;2004年11期

7 楊振,顏永紅,齊良頡;利用CMOS技術實現(xiàn)pH-ISFET傳感器集成化的設計[J];半導體技術;2004年12期

8 沈菊;宋志棠;劉波;封松林;朱加兵;;一種高精度CMOS帶隙基準電壓源設計[J];半導體技術;2007年09期

9 葉英;曾健平;馬勛;朱軍;;應用于∑Δ ADC的帶隙基準源的設計[J];半導體技術;2007年10期

10 曾健平;鄒韋華;易峰;田濤;;高電源抑制比帶隙基準電壓源的設計[J];半導體技術;2007年11期

相關會議論文 前10條

1 楊棟;趙毅強;廖俊;;線列紅外探測器讀出電路的研究[A];中國光學學會2010年光學大會論文集[C];2010年

2 黃松壘;張偉;黃張成;方家熊;;基于輸入失調補償?shù)陌惦娏饕种谱x出電路研究[A];中國光學學會2010年光學大會論文集[C];2010年

3 王歡;王志功;喬廬峰;徐勇;劉永旺;牛曉康;楊思勇;徐健;;155-Mb/s0.5μm CMOS激光驅動器[A];全國第十三次光纖通信暨第十四屆集成光學學術會議論文集[C];2007年

4 孫志新;李開航;;一種運用于ADC中的兩倍增益采樣保持電路[A];2011高等職業(yè)教育電子信息類專業(yè)學術暨教學研討會論文集[C];2011年

5 高國清;馮勇建;曾景華;;一種負反饋高精度的CMOS帶隙基準電壓源[A];福建省科協(xié)第五屆學術年會數(shù)字化制造及其它先進制造技術專題學術年會論文集[C];2005年

6 劉成;姜巖峰;;十六通道恒流LED驅動芯片的設計[A];2009年中國高校通信類院系學術研討會論文集[C];2009年

7 蔣先偉;吳秀龍;徐超;陳軍寧;周杰;;一種可變增益放大器的設計[A];中國儀器儀表學會第九屆青年學術會議論文集[C];2007年

8 劉勇;安志鴻;;低頻低噪聲放大器設計[A];2007'儀表，，自動化及先進集成技術大會論文集（二）[C];2007年

9 馮瑋;周華;蔣湘;杜明鮮;;光接收機限幅放大器用帶溫度補償自適應遲滯比較器設計[A];第五屆中國通信集成電路技術與應用研討會會議文集[C];2007年

10 陳偉;蔣湘;;一種激光驅動器芯片過流保護電路的設計與實現(xiàn)[A];中國通信學會第五屆學術年會論文集[C];2008年

相關博士學位論文 前10條

1 王憶;高性能低壓差線性穩(wěn)壓器研究與設計[D];浙江大學;2010年

2 許偉偉;適用于便攜式產(chǎn)品的單電感多輸出直流—直流變換器的研究與設計[D];復旦大學;2011年

3 李婭妮;單周期臨界導通PFC轉換器控制模式及關鍵技術研究[D];西安電子科技大學;2010年

4 吳鐵峰;基于PWM控制方式的電源管理芯片設計與實現(xiàn)[D];西安電子科技大學;2011年

5 孫康明;高性能視網(wǎng)膜修復芯片的研究[D];重慶大學;2010年

6 李蕾;UHF RFID單芯片讀寫器關鍵技術研究與設計[D];天津大學;2010年

7 劉云濤;電容式SIGMA-DELTA微加速度計接口ASIC芯片研究[D];哈爾濱工業(yè)大學;2010年

8 魏琦;高性能流水線模數(shù)轉換器設計[D];清華大學;2010年

9 呂偉鋒;工藝波動對納米尺度MOS集成電路性能影響模型與相關方法研究[D];浙江大學;2012年

10 徐建;高精度ΔΣ調制器的高性能優(yōu)化技術研究[D];浙江大學;2012年

相關碩士學位論文 前10條

1 王忠寶;無源RFID溫度傳感芯片模擬前端設計[D];遼寧工程技術大學;2010年

2 居大鵬;大功率LED驅動器的研究與設計[D];蘇州大學;2010年

3 譚傳武;高性能BICMOS電荷泵電源管理芯片設計[D];湖南工業(yè)大學;2010年

4 張爾東;音叉式石英微陀螺CMOS集成檢測電路設計[D];哈爾濱理工大學;2010年

5 陳麗坤;一種高速流水線ADC的研究[D];北京交通大學;2011年

6 王成成;儀器前端專用集成電路研究與測試[D];北京交通大學;2010年

7 白光宇;射頻可重構濾波器設計[D];北京交通大學;2010年

8 付麗曼;嵌入式12位300MHz數(shù)模轉換器設計技術研究[D];江南大學;2010年

9 李棟;近場無線傳感片上系統(tǒng)的設計與實現(xiàn)[D];浙江大學;2011年

10 范鎮(zhèn)淇;漏電保護器專用芯片優(yōu)化設計與應用技術研究[D];浙江大學;2011年

本文編號：2082221