本文選題：延遲鎖相環(huán) + 折疊運(yùn)放�。� 參考：《南京郵電大學(xué)》2015年碩士論文

【摘要】：延遲鎖相環(huán)是時(shí)鐘發(fā)生器電路的一個(gè)重要部分。相比于鎖相環(huán),延遲鎖相環(huán)內(nèi)用壓控延遲線代替壓控振蕩器,其時(shí)鐘抖動(dòng)更低,系統(tǒng)更加穩(wěn)定,因而應(yīng)用前景更加廣泛。本文對(duì)延遲鎖相環(huán)電路的國(guó)內(nèi)外研究現(xiàn)狀進(jìn)行了調(diào)研,并對(duì)其系統(tǒng)及各主要模塊的工作原理進(jìn)行了深入研究和分析,在此基礎(chǔ)上設(shè)計(jì)了一種可以應(yīng)用于時(shí)鐘發(fā)生器的高頻率、低抖動(dòng)性能的延遲鎖相環(huán)。本文設(shè)計(jì)的延遲鎖相環(huán)主要部分為五個(gè)模塊:鑒相器、電荷泵、濾波器、壓控延遲線和偏置部分。鑒相器采用了動(dòng)態(tài)D觸發(fā)器,實(shí)現(xiàn)了低功耗,解決了鑒相器中存在的鑒相死區(qū)和工作速度慢的問(wèn)題,并且針對(duì)于實(shí)際鎖定時(shí)輸出時(shí)鐘波形的毛刺現(xiàn)象,提出在鑒相器兩個(gè)輸入端加入反相器進(jìn)行隔離,從而抑制了系統(tǒng)輸出時(shí)鐘的毛刺。電荷泵懫用折疊運(yùn)放實(shí)現(xiàn)了充放電電流的良好匹配,有效減小了系統(tǒng)的抖動(dòng)。壓控延遲線采用了自偏置結(jié)構(gòu)的差分可控電流源型延遲單元,抑制共模噪聲的同時(shí)減小了系統(tǒng)的抖動(dòng),此外還采用低壓差線性穩(wěn)壓器進(jìn)行供電,減小了電源電壓波動(dòng)對(duì)于延遲時(shí)間的影響以及系統(tǒng)的抖動(dòng)。濾波器由分壓電路產(chǎn)生初始電壓,該分壓電路由起始電路控制,也可以由外接的芯片開(kāi)關(guān)控制,從而可以避免系統(tǒng)發(fā)生錯(cuò)誤鎖定。本文設(shè)計(jì)的延遲鎖相環(huán)基于SMIC 0.18μm CMOS工藝進(jìn)行設(shè)計(jì),并通過(guò)Spectre仿真器對(duì)各個(gè)模塊電路以及系統(tǒng)電路進(jìn)行仿真。實(shí)驗(yàn)結(jié)果表明電源電壓為1.8V時(shí),電路工作頻率范圍從500MHz到750MHz。當(dāng)輸出時(shí)鐘為500MHz時(shí),均方根抖動(dòng)0.576ps,峰峰抖動(dòng)為7.331ps,功耗約為1.72mw;當(dāng)輸出時(shí)鐘為750MHz時(shí),均方根抖動(dòng)為0.332ps,峰峰抖動(dòng)為4.225ps,功耗約為3.36mw。
[Abstract]:Delay phase locked loop (DPLL) is an important part of clock generator circuit. Compared with the phase-locked loop, the voltage-controlled delay line is used to replace the voltage-controlled oscillator in the delay PLL, the clock jitter is lower, the system is more stable, and the application prospect is more extensive. In this paper, the domestic and international research status of delay phase-locked loop circuit is investigated, and the working principle of its system and main modules is deeply studied and analyzed. On the basis of this, a kind of high frequency which can be applied to clock generator is designed. Low jitter performance delay PLL. There are five modules in this paper: phase detector, charge pump, filter, voltage-controlled delay line and bias part. Dynamic D flip-flop is used in the phase detector, which realizes low power consumption, solves the problems of phase dead zone and slow working speed in the phase discriminator, and aims at the burr phenomenon of the output clock waveform when the phase detector is actually locked. In order to restrain the burr of the output clock, the inverter is added to the two input terminals of the phase detector to isolate the phase detector. The charge pump realizes the good match of charge and discharge current by folding operational amplifier, and effectively reduces the jitter of the system. The voltage-controlled delay line uses a self-biased differential controllable current source type delay unit to suppress common mode noise and reduce the system jitter. In addition, a low-voltage differential linear regulator is used to supply the power. The effect of voltage fluctuation on delay time and system jitter is reduced. The initial voltage of the filter is generated by the divider circuit, which can also be controlled by an external chip switch to avoid the system error locking. The DPLL designed in this paper is based on the SMIC 0.18 渭 m CMOS process, and simulates each module circuit and the system circuit through the Spectre simulator. The experimental results show that the operating frequency range of the circuit is from 500MHz to 750 MHz when the supply voltage is 1.8 V. When the output clock is 500MHz, the root mean square jitter is 0.576psand the peak jitter is 7.331ps.The power consumption is about 1.72mw. when the output clock is 750MHz, the root-mean-square jitter is 0.332ps, the peak jitter is 4.225psand the power consumption is about 3.36mw.
【學(xué)位授予單位】：南京郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN911.8

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;介紹一個(gè)取樣鎖相裝置[J];電訊技術(shù);1976年06期

2 JamesHarrer,冰;設(shè)計(jì)便攜通信用鎖相環(huán)[J];電子產(chǎn)品世界;1996年12期

3 朱思良;汪東旭;;快速鎖定技術(shù)在鎖相環(huán)中應(yīng)用[J];電子測(cè)量技術(shù);2004年03期

4 張政偉;李宏;;基于鎖相環(huán)混沌同步[J];電子測(cè)量技術(shù);2004年05期

5 屈強(qiáng);劉東華;楊君;杜汪洋;;軟件鎖相環(huán)的設(shè)計(jì)與應(yīng)用[J];遙測(cè)遙控;2007年01期

6 鄭世林;;鎖相環(huán)自鎖定技術(shù)的研究及應(yīng)用[J];電子測(cè)量技術(shù);2007年01期

7 田文博;張晰泊;王彬;高清運(yùn);;鎖相環(huán)時(shí)域抖動(dòng)的分析與仿真[J];南開(kāi)大學(xué)學(xué)報(bào)(自然科學(xué)版);2007年02期

8 王萍;郭翠雙;;基于優(yōu)化設(shè)計(jì)的新型鎖相環(huán)及其虛擬實(shí)現(xiàn)[J];實(shí)驗(yàn)技術(shù)與管理;2008年04期

9 胡為兵;熊杰;;一種新穎的鎖相環(huán)的研究[J];電氣技術(shù);2008年01期

10 龔宇雷;王輝;李慶民;;鎖相環(huán)動(dòng)態(tài)頻相跟蹤特性分析[J];山東大學(xué)學(xué)報(bào)(工學(xué)版);2008年04期

相關(guān)會(huì)議論文 前10條

1 馮長(zhǎng)江;陳月魁;;判定鎖相環(huán)鎖定的幾種常用方法[A];2007年全國(guó)高等學(xué)校電子技術(shù)研究會(huì)論文集[C];2007年

2 張杰;王兆瑞;;利用鎖相環(huán)時(shí)鐘生成器實(shí)現(xiàn)整數(shù)分頻本振源設(shè)計(jì)[A];第二屆中國(guó)衛(wèi)星導(dǎo)航學(xué)術(shù)年會(huì)電子文集[C];2011年

3 陳桂森;;寬溫X頻段取樣鎖相源[A];2001年全國(guó)微波毫米波會(huì)議論文集[C];2001年

4 孫應(yīng)生;秦開(kāi)宇;高陽(yáng);;∑-△數(shù)字調(diào)制技術(shù)在鎖相環(huán)中的應(yīng)用[A];2006中國(guó)西部青年通信學(xué)術(shù)會(huì)議論文集[C];2006年

5 張煦;周小鈴;王亞飛;李輝;;電網(wǎng)電壓非理想工況下的軟件鎖相環(huán)比較與研究[A];重慶市電機(jī)工程學(xué)會(huì)2010年學(xué)術(shù)會(huì)議論文集[C];2010年

6 張蓉竹;;光學(xué)鎖相環(huán)在陣列激光鎖相中的應(yīng)用研究[A];中國(guó)光學(xué)學(xué)會(huì)2006年學(xué)術(shù)大會(huì)論文摘要集[C];2006年

7 王雄;王小林;周樸;粟榮濤;李新陽(yáng);耿超;譚毅;許曉軍;舒柏宏;;相干合成中傾斜和鎖相同時(shí)控制的實(shí)驗(yàn)研究[A];第十屆全國(guó)光電技術(shù)學(xué)術(shù)交流會(huì)論文集[C];2012年

8 李進(jìn)兵;榮雅君;董杰;安剛虎;;基于DSP的軟件鎖相環(huán)的設(shè)計(jì)[A];2006中國(guó)電工技術(shù)學(xué)會(huì)電力電子學(xué)會(huì)第十屆學(xué)術(shù)年會(huì)論文摘要集[C];2006年

9 高矛;曹曉春;;一種跟蹤二輸入信號(hào)的相位差中值的鎖相環(huán)[A];1991年全國(guó)微波會(huì)議論文集（卷Ⅱ）[C];1991年

10 王玉田;耿麗琨;;鎖相環(huán)在熒光測(cè)溫系統(tǒng)中的應(yīng)用[A];第四屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2006年

相關(guān)重要報(bào)紙文章 前4條

1 重慶 唐奐知;用單片機(jī)控制的鎖相環(huán)調(diào)頻收音頭[N];電子報(bào);2008年

2 湖南 唐亞軍;自制數(shù)碼鎖相調(diào)頻立體聲小功率發(fā)射機(jī)[N];電子報(bào);2003年

3 蘇州 劉興逵;一款符合工業(yè)遙控國(guó)標(biāo)的鎖相環(huán)（PLL）二次變頻無(wú)線收發(fā)頭[N];電子報(bào);2002年

4 湖南 唐亞軍;數(shù)碼鎖相環(huán)調(diào)頻立體聲發(fā)射模塊F7及應(yīng)用[N];電子報(bào);2003年

相關(guān)博士學(xué)位論文 前2條

1 尹海豐;寬頻率范圍低抖動(dòng)鎖相環(huán)的研究與設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2009年

2 趙振宇;鎖相環(huán)中單粒子瞬變效應(yīng)的分析與加固[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 葉蓉;可編程抗輻射鎖相環(huán)設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2015年

2 蔣健兵;CMOS毫米波鎖相環(huán)及高精度正交信號(hào)發(fā)生器的研究設(shè)計(jì)[D];復(fù)旦大學(xué);2014年

3 袁珩洲;小數(shù)分頻鎖相環(huán)設(shè)計(jì)及其雜散與噪聲的抑制補(bǔ)償[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

4 張志強(qiáng);抗輻照低抖動(dòng)鎖相環(huán)設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

5 蔣文超;寬頻率范圍低抖動(dòng)鎖相環(huán)設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

6 陳強(qiáng);應(yīng)用于時(shí)鐘發(fā)生器的延遲鎖相環(huán)的設(shè)計(jì)[D];南京郵電大學(xué);2015年

7 鄭濤;寬調(diào)節(jié)范圍快速捕獲鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

8 白創(chuàng);高性能低噪聲鎖相環(huán)分析與設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

9 楊校輝;低噪聲鎖相環(huán)設(shè)計(jì)[D];西安電子科技大學(xué);2012年

10 呂潔潔;一款基于130納米體硅工藝的抗輻照鎖相環(huán)的設(shè)計(jì)和實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

，

本文編號(hào)：1904254