本文關(guān)鍵詞： 數(shù)字信號處理 余數(shù)系統(tǒng) 超大規(guī)模集成電路 余數(shù)基構(gòu)建 數(shù)值縮放　出處：《電子科技大學(xué)》2014年碩士論文　論文類型：學(xué)位論文

【摘要】：隨著攝像機(jī)、數(shù)碼相機(jī)和智能電話等便攜式電子設(shè)備的發(fā)展,對數(shù)字信號處理芯片的性能要求越來越高,高速和低功耗已經(jīng)成為現(xiàn)代數(shù)字信號處理系統(tǒng)的兩大重要指標(biāo)。對于傳統(tǒng)的數(shù)值表征系統(tǒng),隨著乘加運算模塊數(shù)據(jù)位寬的增加,相應(yīng)的進(jìn)位延遲也會增加,然而傳統(tǒng)的并行處理技術(shù)采用增加處理單元的方法,雖然達(dá)到減小時延的效果,但是會造成面積和功耗的增加。基于此,余數(shù)系統(tǒng)作為一種并行處理的數(shù)值表征系統(tǒng)在學(xué)界被廣泛的應(yīng)用。余數(shù)系統(tǒng)作為一個并行的處理系統(tǒng),其有別于傳統(tǒng)數(shù)值表征系統(tǒng)的地方在于它的無權(quán)重性與各余數(shù)通道之間的相互獨立性。它通過把位寬較大的乘加運算分解成幾個能同時處理的位寬較小的模運算來提高系統(tǒng)的運行速度,而不會增大面積和功耗的開銷,因此余數(shù)系統(tǒng)在數(shù)字信號處理系統(tǒng)中具有巨大的應(yīng)用潛力。余數(shù)基是研究余數(shù)系統(tǒng)中各類問題的基礎(chǔ),余數(shù)系統(tǒng)相關(guān)問題的研究都離不開余數(shù)基,它的具體形式?jīng)Q定了余數(shù)系統(tǒng)的復(fù)雜度。在數(shù)字信號處理系統(tǒng)中,大量的乘加運算將導(dǎo)致余數(shù)系統(tǒng)的動態(tài)范圍急劇增加,余數(shù)系統(tǒng)的數(shù)值縮放能防止動態(tài)范圍急劇增大,是避免數(shù)字信號處理運算溢出的主要方法。本文首先介紹了課題的研究背景和意義,然后總結(jié)了余數(shù)系統(tǒng)的相關(guān)理論,然后對余數(shù)系統(tǒng)中余數(shù)基構(gòu)建和數(shù)值縮放兩類問題進(jìn)行了研究,具體研究內(nèi)容如下:(1)基于余數(shù)基的動態(tài)范圍利用率、并行度和平衡度三個方面分別對常見三模和四模余數(shù)基的性能進(jìn)行了分析和比較,該方法僅從余數(shù)基的構(gòu)建形式對余數(shù)基的性能進(jìn)行評估;(2)提出一種新的余數(shù)基性能評估方法,該方法利用單位門模型基于余數(shù)基各分量模加法器的實現(xiàn)復(fù)雜度分別對常見三模和四模余數(shù)基的性能進(jìn)行了分析和比較;(3)針對余數(shù)基{2 1,2,2 1}n n n??提出了一種新的縮放因子為2n的縮放算法及其VLSI實現(xiàn)結(jié)構(gòu),研究表明該縮放結(jié)構(gòu)較文獻(xiàn)[48]中的縮放結(jié)構(gòu)具有更好的時延*面積性能;(4)針對余數(shù)基{2 1,2,2 1}n n n??提出了一種新的縮放因子為nn)12(2?的縮放算法及其VLSI實現(xiàn)結(jié)構(gòu),研究表明該縮放結(jié)構(gòu)較文獻(xiàn)[50]中的縮放結(jié)構(gòu)在面積和時延上面都有很大的提升。
[Abstract]:With the development of portable electronic equipment such as camera , digital camera and smart phone , the performance of digital signal processing chip is more and more high , and high speed and low power consumption have become two important indexes of modern digital signal processing system .

【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TN911.72
，

本文編號：1506234