本文關鍵詞：HEVC中的DCT硬件架構設計與HLS實現(xiàn)研究　出處：《西安電子科技大學》2014年碩士論文　論文類型：學位論文

  更多相關文章： HEVC DCT HLS實現(xiàn)

【摘要】：ITU-T和ISO/IEC于2013年1月發(fā)布了一項新的視頻壓縮標準—HEVC。HEVC是繼H.264之后的新一代視頻壓縮標準,與H.264相比,HEVC的壓縮效率高出一倍,HEVC標準的出現(xiàn)解決了視頻分辨率更高、視頻數(shù)據(jù)量更大、存儲和傳輸變得更加困難等難題。DCT變換在圖像視頻壓縮領域的應用非常廣泛,作為視頻圖像壓縮的必要環(huán)節(jié),DCT算法是圖像視頻編碼算法中最活躍的研究部分之一。HEVC標準中的DCT變換是非常重要的預壓縮過程,由于HEVC標準中需要對視頻序列預測多個方向,然后通過壓縮反饋獲得最佳預測方向,因此需要多次執(zhí)行DCT部分,所以DCT的高效實現(xiàn)顯得十分重要。另外,HEVC對于整幅圖像有更為靈活的分塊機制,其中大尺寸的分塊也會為相應尺寸的DCT變換帶來不便,因此對大尺寸DCT變換的硬件實現(xiàn)研究顯得尤為迫切。本文主要介紹了HEVC視頻壓縮編碼流程中的DCT變換過程,并針對HEVC中DCT的大尺寸計算這一點,完成了兩種DCT硬件架構的設計及HLS(High-level Synthesis)實現(xiàn)。本文的主要工作成果有:提出了以下兩種硬件架構(1)基于矩陣相乘的DCT硬件架構及實現(xiàn)。根據(jù)資源利用率、處理延遲以及數(shù)據(jù)吞吐率這三個指標由HLS方法進行綜合實現(xiàn)和優(yōu)化,使得綜合結果達到了5.56Gsps的數(shù)據(jù)吞吐率,滿足了4K視頻實時傳輸吞吐率。(2)基于蝶形算法的DCT硬件架構及實現(xiàn)。根據(jù)蝶形算法的運算原理,本文采用HLS方法對其進行了設計實現(xiàn),與已有論文中DCT硬件結構實現(xiàn)結果進行了比較和分析。并以處理延遲以及數(shù)據(jù)吞吐率作為優(yōu)化目標進行HLS優(yōu)化設計,所完成的實現(xiàn)綜合結果獲得了6.77Gsps的數(shù)據(jù)吞吐率,比已有文獻的實現(xiàn)結果相比獲得了更高的數(shù)據(jù)吞吐率,且該實現(xiàn)可以應用于8K視頻實時壓縮。本文重點研究了HEVC中的整數(shù)DCT變換算法架構設計、HLS實現(xiàn)及其關鍵技術。在設計過程中解決了資源利用率過高、處理延遲過大和數(shù)據(jù)吞吐率無法達到目標值等問題;同時采用HLS方法完成了硬件實現(xiàn),解決了傳統(tǒng)硬件開發(fā)周期過長的問題,并且能夠在一個軟件設計上不斷迭代出新的應用在不同場景中的硬件架構。最后對上述HLS實現(xiàn)分別完成了RTL功能仿真測試。其中,本文提出的硬件架構和HLS實現(xiàn)方法可廣用于4K或8K分辨率視頻的實時壓縮。
[Abstract]:ITU-T and ISO/IEC in January 2013 released a new video compression standard - HEVC.HEVC H.264 is the second after the new generation of video compression standard, compared with H.264, HEVC compression efficiency is twice as high, HEVC standard solution with high resolution video, video data, storage and transmission become more difficult the problem of.DCT transform is widely used in the field of image and video compression, as a necessary part of video image compression, DCT algorithm is the DCT transform image encoding algorithm in the most active part of the research in.HEVC standard is very important to pre compression process, due to the need to predict the multiple directions of video sequence HEVC standard. Then through the feedback to obtain the best prediction direction compression, so you need DCT part of the implementation of many times, so the efficient implementation of DCT is very important. In addition, HEVC for the whole image is more flexible Block mechanism, the large size of the block will also bring inconvenience to the corresponding size of the DCT transform, so the large size DCT transform hardware research and implementation is particularly urgent. This paper mainly introduces the HEVC video compression encoding process of DCT transform process, and for the HEVC DCT in large size calculation of this point complete the design of two kinds of DCT and HLS hardware architecture (High-level Synthesis). The main contributions of this dissertation are: put forward the following two kinds of hardware architecture (1) and the realization of DCT hardware architecture based on matrix multiplication. According to the resource utilization rate, processing delay and throughput of the three indicators by the method of integrated HLS the implementation and optimization, makes the comprehensive results reached 5.56Gsps data throughput to meet the 4K real-time video transmission throughput. (2) and the realization of DCT hardware architecture based on butterfly algorithm. According to the operation principle of butterfly algorithm in this paper. The HLS method has carried on the design and implementation of DCT hardware structure, the existing results are compared and analyzed. And the processing delay and data throughput as the optimization goal for HLS optimization design, to achieve comprehensive results the obtained 6.77Gsps data throughput rate than the published results obtained and compared a higher data throughput, and the implementation of 8K can be applied to real-time video compression. This paper focuses on the architecture of integer DCT transform algorithm in HEVC design, HLS implementation and its key technology. In the design process to solve the resource utilization rate is too high, excessive processing delay and data throughput can reach the target value. At the same time; using HLS method to complete the hardware implementation, to solve the traditional hardware development cycle is too long, and can in a software design iteration of new applications in the same The hardware architecture of the scene. Finally, the RTL function simulation test is completed for the above HLS implementation. The hardware architecture and HLS implementation method proposed in this paper can be widely used for real-time compression of 4K or 8K resolution video.

【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TN919.81

【相似文獻】

相關期刊論文 前10條

1 陳雯菁;;淺析下一代防火墻硬件架構[J];江西通信科技;2012年02期

2 趙翠;張誠;李紅濱;潘偉濤;邱智亮;;HINOC系統(tǒng)硬件架構和實現(xiàn)方法[J];廣播與電視技術;2011年10期

3 趙維;黃開臣;羅永紅;;Hummingbird加密算法的硬件架構設計[J];電子科技;2013年06期

4 ;Blackmagic Design推出支持4K的Thunderbolt設備Ultra Studio 4K[J];影視制作;2012年10期

5 隋春明;陳述;;GIS硬件平臺建設實踐[J];吉林電力;2009年01期

6 劉振興;;雙向預測幀率變換算法及硬件架構研究[J];電子與封裝;2010年06期

7 李劍峰;張江鑫;;基于GM8180的車載DVR硬件架構的設計[J];杭州電子科技大學學報;2012年05期

8 楊鴻駿;;防火墻硬件架構發(fā)展漫談[J];計算機安全;2010年08期

9 萬世豪;PXI技術發(fā)展與近況[J];現(xiàn)代制造;2003年14期

10 ;輕裝上陣——強氧IO系列“輕”產品[J];電視字幕(特技與動畫);2007年08期

相關會議論文 前1條

1 李劍峰;張江鑫;;基于GM8180的車載DVR硬件架構的設計[A];浙江省電子學會2012學術年會論文集[C];2012年

相關重要報紙文章 前6條

1 本報記者 甘露;DP xFabric 迪普的變革[N];計算機世界;2014年

2 米笑;從硬件架構著手[N];中國計算機報;2004年

3 程武;3G盛宴仍難品嘗[N];中華工商時報;2004年

4 陳翔;羅切斯特城堡的新故事[N];中國計算機報;2008年

5 本報記者 趙艷秋;4G基站硬件架構隨“需”應變[N];中國電子報;2010年

6 海濤;脫胎換骨[N];電腦報;2004年

相關碩士學位論文 前7條

1 王榮華;面向C-RAN系統(tǒng)的研究與測試[D];南京理工大學;2015年

2 琚歆;HEVC中的DCT硬件架構設計與HLS實現(xiàn)研究[D];西安電子科技大學;2014年

3 劉學毅;基于嵌入式SoC硬件架構的視線估計算法實現(xiàn)研究[D];天津大學;2012年

4 孫小明;惡劣環(huán)境下視頻增強算法硬件架構與FPGA驗證[D];長春理工大學;2014年

5 李廣濤;SAN存儲設備的軟/硬件架構設計與實現(xiàn)[D];電子科技大學;2009年

6 藺守河;USB加密卡的硬件架構研究與設計[D];解放軍信息工程大學;2006年

7 王宇;嵌入式眼控鼠標系統(tǒng)的硬件架構設計[D];天津大學;2009年

，

本文編號：1428403