本文關(guān)鍵詞：小數(shù)分頻鎖相環(huán)設(shè)計及其雜散與噪聲的抑制補(bǔ)償　出處：《國防科學(xué)技術(shù)大學(xué)》2014年碩士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： 小數(shù)分頻型鎖相環(huán) 自適應(yīng)帶寬 雜散噪聲抑制 ΔΣ調(diào)制 基于DAC的噪聲補(bǔ)償

【摘要】：集成電路技術(shù)迅猛發(fā)展,對數(shù)字芯片中時鐘信號的品質(zhì)要求越來越高。時鐘信號的輸出分辨率、相位噪聲、變頻時間等指標(biāo)直接決定了整個時鐘產(chǎn)生系統(tǒng)的性能好壞。小數(shù)分頻型鎖相環(huán)是實現(xiàn)高分辨率、快速變頻時鐘信號的常用結(jié)構(gòu),受到自身結(jié)構(gòu)制約,小數(shù)分頻鎖相環(huán)不可避免的會引入大量雜散噪聲。雜散噪聲對輸出信號影響極大,成為制約其應(yīng)用的主要因素。在設(shè)計中消除和抑制雜散噪聲成為挑戰(zhàn)。本文主要關(guān)注如何優(yōu)化鎖相環(huán)的噪聲性能,通過分析各種雜散與噪聲的來源,提出對應(yīng)的消除或者抑制方法。在設(shè)計中,盡可能的通過功能部件復(fù)用的方式,在不增加功耗情況下,通過使用抑制或者補(bǔ)償鎖相環(huán)噪聲的技術(shù),提高鎖相環(huán)輸出信號的抖動性能。本文的研究工作主要包括以下幾個方面。(1)討論了小數(shù)分頻鎖相環(huán)的基本結(jié)構(gòu),研究了雜散與噪聲種類和來源,解釋了雜散與噪聲的產(chǎn)生機(jī)理。建立并分析小數(shù)分頻鎖相環(huán)的噪聲模型。根據(jù)各種雜散對系統(tǒng)性能影響的特征,提出相對應(yīng)的改善和抑制方式。分析環(huán)路帶寬對于PLL整體噪聲性能的影響,討論環(huán)路帶寬自適應(yīng)技術(shù)的基本原理以及技術(shù)優(yōu)勢,設(shè)計了一種新型降低濾波電容的帶寬自適應(yīng)環(huán)路濾波電路。40nm與65nm兩種工藝下的電路級仿真表明該鎖相環(huán)性能穩(wěn)定,證明了其性能對于工藝遷移不敏感。(2)設(shè)計了一款通用性好、高帶寬、高分辨率、低抖動的小數(shù)分頻鎖相環(huán)。設(shè)計了一種提高線性度的電荷泵電路,通過在ΔΣ調(diào)制器最低位施加經(jīng)過噪聲整形的抖動信號,有效降低ΔΣ調(diào)制器自身引入的雜散噪聲。研究基于DAC的噪聲補(bǔ)償技術(shù),并通過動態(tài)元件匹配技術(shù)提高了DAC補(bǔ)償?shù)男阅?使鎖相環(huán)的噪聲性能更加優(yōu)化。設(shè)計了新型雙級分頻器,可以有效降低分頻器的功耗,有利于降低鎖相環(huán)整體功耗。(3)針對電路仿真速度慢的問題,設(shè)計基于AMS仿真器的Verilog-Spectre行為-晶體管級仿真模型,加速鎖相環(huán)電路設(shè)計中的仿真驗證速度,有效降低鎖相環(huán)設(shè)計周期。在40nm CMOS工藝下實現(xiàn)了該鎖相環(huán)版圖設(shè)計,該P(yáng)LL最小輸出分辨率為0.048Hz,在3MHz頻率偏差下的相位噪聲為-130dBc/Hz,最大VCO輸出頻率達(dá)到3.2GHz,芯片面積為0.07mm2。帶寄生參數(shù)的鎖相環(huán)電路仿真性能良好,證明了本設(shè)計的通用性與高性能。
[Abstract]:With the rapid development of integrated circuit technology, the quality of clock signal in digital chip is becoming more and more high, the output resolution of clock signal and phase noise are becoming more and more important. Frequency conversion time and other indicators directly determine the performance of the whole clock generation system. Fractional frequency division type PLL is a common structure to achieve high resolution and fast frequency conversion clock signal, which is restricted by its own structure. The fractional frequency division PLL will inevitably introduce a large amount of stray noise, which has a great influence on the output signal. It is a challenge to eliminate and suppress the stray noise in the design. This paper focuses on how to optimize the noise performance of PLL, and analyzes the sources of all kinds of stray and noise. In the design, as far as possible through the functional component reuse, without increasing power consumption, through the use of phase-locked loop noise suppression or compensation technology. The research work of this paper mainly includes the following aspects: 1) the basic structure of fractional frequency division PLL is discussed, and the types and sources of spurious and noise are studied. The mechanism of spurious and noise generation is explained. The noise model of fractional frequency-division phase-locked loop is established and analyzed. According to the characteristics of various spurious effects on system performance. The influence of loop bandwidth on the overall noise performance of PLL is analyzed, and the basic principle and technical advantages of loop bandwidth adaptive technology are discussed. A novel bandwidth-adaptive loop filter circuit, which can reduce the filter capacitance, is designed. The circuit level simulation shows that the performance of the PLL is stable under the two technologies of 40nm and 65nm. It is proved that its performance is insensitive to process migration. (2) A kind of fractional frequency-division phase-locked loop with high bandwidth, high resolution and low jitter is designed, and a charge pump circuit is designed to improve the linearity. The noise compensation technique based on DAC is studied by applying noise shaping jitter signal at the lowest bit of 螖 危 modulator to effectively reduce the stray noise introduced by 螖 危 modulator itself. The performance of DAC compensation is improved by dynamic element matching technology, and the noise performance of PLL is optimized. A new two-stage frequency divider is designed, which can effectively reduce the power consumption of the divider. In order to reduce the overall power consumption of PLL, a Verilog-Spectre behavior-transistor level simulation model based on AMS simulator is designed to solve the problem of slow circuit simulation speed. The speed of simulation verification in the circuit design of PLL is accelerated, and the design cycle of PLL is reduced effectively. The layout design of PLL is realized in 40nm CMOS process. The minimum output resolution of the PLL is 0.048 Hz, the phase noise is -130 dBc / Hz at 3MHz frequency deviation, and the maximum VCO output frequency is 3.2 GHz. The chip area is 0.07mm2.The simulation performance of the PLL circuit with parasitic parameters is good, which proves the generality and high performance of this design.
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TN911.8

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 田文博;張晰泊;王彬;高清運(yùn);;鎖相環(huán)時域抖動的分析與仿真[J];南開大學(xué)學(xué)報(自然科學(xué)版);2007年02期

2 呂飛;秦福星;張松濤;;基于Z域軟件鎖相環(huán)建模及參數(shù)設(shè)計[J];船電技術(shù);2010年09期

3 韋雪明;李平;;一種可快速鎖定的低抖動自偏置鎖相環(huán)設(shè)計[J];微電子學(xué);2011年02期

4 陳子玉;黃彥;曹霞;沈逸寧;王業(yè)率;夏念明;左華坤;夏正才;;雙鎖相法在脈沖強(qiáng)磁場弱信號測量中的應(yīng)用[J];電子測量技術(shù);2012年08期

5 ;鎖相與同步技術(shù)、鎖相環(huán)[J];電子科技文摘;2000年06期

6 ;鎖相與同步技術(shù)、鎖相環(huán)[J];電子科技文摘;2000年07期

7 ;鎖相與同步技術(shù)、鎖相環(huán)[J];電子科技文摘;2001年09期

8 ;鎖相與同步技術(shù)、鎖相環(huán)[J];電子科技文摘;2002年05期

9 ;鎖相與同步技術(shù)、鎖相環(huán)[J];電子科技文摘;2002年04期

10 張建輝;陸鐵軍;胡貴才;;一種固定延時的寬頻帶延遲鎖相環(huán)[J];集成電路應(yīng)用;2005年03期

相關(guān)會議論文 前10條

1 馮長江;陳月魁;;判定鎖相環(huán)鎖定的幾種常用方法[A];2007年全國高等學(xué)校電子技術(shù)研究會論文集[C];2007年

2 張杰;王兆瑞;;利用鎖相環(huán)時鐘生成器實現(xiàn)整數(shù)分頻本振源設(shè)計[A];第二屆中國衛(wèi)星導(dǎo)航學(xué)術(shù)年會電子文集[C];2011年

3 陳桂森;;寬溫X頻段取樣鎖相源[A];2001年全國微波毫米波會議論文集[C];2001年

4 孫應(yīng)生;秦開宇;高陽;;∑-△數(shù)字調(diào)制技術(shù)在鎖相環(huán)中的應(yīng)用[A];2006中國西部青年通信學(xué)術(shù)會議論文集[C];2006年

5 張煦;周小鈴;王亞飛;李輝;;電網(wǎng)電壓非理想工況下的軟件鎖相環(huán)比較與研究[A];重慶市電機(jī)工程學(xué)會2010年學(xué)術(shù)會議論文集[C];2010年

6 張蓉竹;;光學(xué)鎖相環(huán)在陣列激光鎖相中的應(yīng)用研究[A];中國光學(xué)學(xué)會2006年學(xué)術(shù)大會論文摘要集[C];2006年

7 王雄;王小林;周樸;粟榮濤;李新陽;耿超;譚毅;許曉軍;舒柏宏;;相干合成中傾斜和鎖相同時控制的實驗研究[A];第十屆全國光電技術(shù)學(xué)術(shù)交流會論文集[C];2012年

8 李進(jìn)兵;榮雅君;董杰;安剛虎;;基于DSP的軟件鎖相環(huán)的設(shè)計[A];2006中國電工技術(shù)學(xué)會電力電子學(xué)會第十屆學(xué)術(shù)年會論文摘要集[C];2006年

9 高矛;曹曉春;;一種跟蹤二輸入信號的相位差中值的鎖相環(huán)[A];1991年全國微波會議論文集（卷Ⅱ）[C];1991年

10 王玉田;耿麗琨;;鎖相環(huán)在熒光測溫系統(tǒng)中的應(yīng)用[A];第四屆中國測試學(xué)術(shù)會議論文集[C];2006年

相關(guān)重要報紙文章 前5條

1 重慶 唐奐知;用單片機(jī)控制的鎖相環(huán)調(diào)頻收音頭[N];電子報;2008年

2 湖南 唐亞軍;自制數(shù)碼鎖相調(diào)頻立體聲小功率發(fā)射機(jī)[N];電子報;2003年

3 蘇州 劉興逵;一款符合工業(yè)遙控國標(biāo)的鎖相環(huán)（PLL）二次變頻無線收發(fā)頭[N];電子報;2002年

4 湖南 唐亞軍;數(shù)碼鎖相環(huán)調(diào)頻立體聲發(fā)射模塊F7及應(yīng)用[N];電子報;2003年

5 重慶 唐奐知;用于控制調(diào)頻立體聲發(fā)射機(jī)的單片機(jī)鎖相環(huán)控制器[N];電子報;2008年

相關(guān)博士學(xué)位論文 前2條

1 尹海豐;寬頻率范圍低抖動鎖相環(huán)的研究與設(shè)計[D];哈爾濱工業(yè)大學(xué);2009年

2 趙振宇;鎖相環(huán)中單粒子瞬變效應(yīng)的分析與加固[D];國防科學(xué)技術(shù)大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 葉蓉;可編程抗輻射鎖相環(huán)設(shè)計[D];哈爾濱工業(yè)大學(xué);2015年

2 白創(chuàng);高性能低噪聲鎖相環(huán)分析與設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2009年

3 鄭濤;寬調(diào)節(jié)范圍快速捕獲鎖相環(huán)設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2010年

4 楊校輝;低噪聲鎖相環(huán)設(shè)計[D];西安電子科技大學(xué);2012年

5 李丹丹;40nmCMOS多相位低抖動鎖相環(huán)的設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

6 呂潔潔;一款基于130納米體硅工藝的抗輻照鎖相環(huán)的設(shè)計和實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

7 蔣宇俊;GPS系統(tǒng)中鎖相環(huán)的研究與關(guān)鍵模塊的設(shè)計[D];上海交通大學(xué);2008年

8 李軍;應(yīng)用于手機(jī)DDR控制芯片的延遲鎖相環(huán)設(shè)計[D];上海交通大學(xué);2010年

9 李聞界;65nm自適應(yīng)帶寬鎖相環(huán)的設(shè)計與實現(xiàn)方法的研究[D];復(fù)旦大學(xué);2012年

10 袁珩洲;小數(shù)分頻鎖相環(huán)設(shè)計及其雜散與噪聲的抑制補(bǔ)償[D];國防科學(xué)技術(shù)大學(xué);2014年

，

本文編號：1420662