本文關(guān)鍵詞：RapidIO交換機(jī)總線功能模型的設(shè)計(jì)與驗(yàn)證

  更多相關(guān)文章： RapidIO互連 內(nèi)部交換模塊 總線功能模型 仲裁模式 功能驗(yàn)證

【摘要】：隨著集成電路設(shè)計(jì)規(guī)模的不斷增大和設(shè)計(jì)復(fù)雜度的增加,設(shè)計(jì)出的產(chǎn)品的功能也越來(lái)越多樣化。這在方便用戶的同時(shí),對(duì)集成電路產(chǎn)品的設(shè)計(jì)者和制造者來(lái)說(shuō),卻帶來(lái)了新的挑戰(zhàn)。為了滿足以更低的設(shè)計(jì)成本和更短的開(kāi)發(fā)周期生產(chǎn)出高性能產(chǎn)品,必須要以設(shè)計(jì)的正確性和可靠性為前提。研究結(jié)果表明,一半以上的芯片經(jīng)過(guò)多次返工生產(chǎn),而返工的主要原因是功能上的錯(cuò)誤,因此功能驗(yàn)證的重要性自然不言而喻。問(wèn)題的解決不但要在技術(shù)上取得突破,還要依賴于對(duì)整個(gè)功能驗(yàn)證領(lǐng)域內(nèi)的所有資源的有效組織和運(yùn)用,找到正確、合適、高效的驗(yàn)證方法。傳統(tǒng)的功能驗(yàn)證方法只適合規(guī)模較小的集成電路研發(fā)。隨著芯片規(guī)模越來(lái)越大,芯片功能越來(lái)越復(fù)雜,傳統(tǒng)的功能驗(yàn)證方法無(wú)法滿足驗(yàn)證需求�？偩�功能模型對(duì)底層的信號(hào)進(jìn)行抽象和封裝,使測(cè)試環(huán)境具有層次化的結(jié)構(gòu)特點(diǎn)。這種層次化的結(jié)構(gòu)特點(diǎn)使得各層次的驗(yàn)證模塊可以同時(shí)進(jìn)行開(kāi)發(fā),進(jìn)而提高驗(yàn)證效率。同時(shí),在驗(yàn)證同類設(shè)計(jì)時(shí),可以再次使用相同的總線功能模型,因此可實(shí)現(xiàn)總線功能模型的復(fù)用性。近幾十年來(lái),處理器的主頻和性能不斷提升,處理器總線的傳送能力成為技術(shù)發(fā)展的瓶頸。Rapid IO作為一種新興的互連技術(shù),具備了延遲低、帶寬高、高可靠性的特點(diǎn),廣泛應(yīng)用于嵌入式系統(tǒng)中。本課題主要研究的就是實(shí)習(xí)期間參與的一款基于Rapid IO協(xié)議的交換機(jī)芯片的總線功能模型的設(shè)計(jì)與芯片內(nèi)部交換模塊的功能驗(yàn)證。本文的主要工作如下:首先,研究介紹了當(dāng)前比較常用的一些驗(yàn)證方法,并分析他們各自的優(yōu)缺點(diǎn),根據(jù)待驗(yàn)證芯片的實(shí)際情況以及項(xiàng)目進(jìn)度要求提出可行的驗(yàn)證方案,綜合考慮相關(guān)資源配置,選擇了合適的方法來(lái)完成自己的驗(yàn)證工作,這就是基于仿真的功能驗(yàn)證方法。然后,根據(jù)待測(cè)設(shè)計(jì)的功能驗(yàn)證點(diǎn),制定詳細(xì)完整的驗(yàn)證方案,設(shè)計(jì)滿足協(xié)議規(guī)范同時(shí)符合功能要求的總線功能模型作為驗(yàn)證平臺(tái),并對(duì)總線功能模型進(jìn)行基本的發(fā)包驗(yàn)證,證明其功能的正確性。最后,通過(guò)總線功能模型配置交換機(jī)內(nèi)部寄存器,施加測(cè)試激勵(lì),驗(yàn)證芯片核心內(nèi)部交換模塊的典型功能,觀察數(shù)據(jù)包的輸出結(jié)果,驗(yàn)證功能的正確性和完備性。在進(jìn)行波形觀察時(shí),不僅要看數(shù)據(jù)包的內(nèi)容還要觀察他們的優(yōu)先級(jí)順序,這樣在波形圖上逐一查找是相當(dāng)費(fèi)時(shí)費(fèi)力的,待測(cè)設(shè)計(jì)內(nèi)部數(shù)據(jù)包的順序沒(méi)有辦法直觀觀察。但是數(shù)據(jù)包從交換機(jī)出端口發(fā)送到總線功能模型的接口時(shí),在仿真過(guò)程中會(huì)生成一些日志文件,這個(gè)文件是按時(shí)間先后順序逐行打印的,可以在一行內(nèi)容里同時(shí)觀察到數(shù)據(jù)包的內(nèi)容及優(yōu)先級(jí),得到想要的結(jié)果,這種方法大大提高了驗(yàn)證的效率。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN915.05

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 崔維嘉,樊少杰;新一代的總線結(jié)構(gòu)──RapidIO[J];通信技術(shù);2001年04期

2 尹亞明,李瓊,郭御風(fēng),劉光明;新型高性能RapidIO互連技術(shù)研究[J];計(jì)算機(jī)工程與科學(xué);2004年12期

3 ;新型RapidIO器件實(shí)現(xiàn)高速靈活網(wǎng)絡(luò)交換[J];電子設(shè)計(jì)技術(shù);2006年07期

4 Robert Oshana;;嵌入式系統(tǒng)的序列RapidIO架構(gòu)[J];電子與電腦;2007年11期

5 Tom Cox;;以太網(wǎng)與RapidIO的對(duì)比[J];電子設(shè)計(jì)應(yīng)用;2007年06期

6 章樂(lè);李雅靜;倪明;柴小雨;;一種基于RapidIO接口的嵌入式系統(tǒng)[J];計(jì)算機(jī)工程;2008年S1期

7 謝智勇;羅明;蔣俊;;串行RapidIO驗(yàn)證模型[J];計(jì)算機(jī)工程;2008年S1期

8 鄧豹;趙小冬;;基于串行RapidIO的嵌入式互連研究[J];航空計(jì)算技術(shù);2008年03期

9 劉明雷;陳磊;沈文楓;徐煒民;鄭衍衡;;基于RapidIO的單邊通信接口的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用與軟件;2009年05期

10 梁基;金亨科;徐煒民;鄭衍衡;沈文楓;;基于RapidIO的高性能通信接口的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用與軟件;2009年07期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前5條

1 萬(wàn)留進(jìn);宿紹瑩;陳曾平;;串行RapidIO互連技術(shù)研究與實(shí)現(xiàn)[A];全國(guó)第二屆信號(hào)處理與應(yīng)用學(xué)術(shù)會(huì)議�？痆C];2008年

2 劉芳;于禮華;李方偉;李強(qiáng);;基于FPGA的RapidIO總線技術(shù)研究與實(shí)現(xiàn)[A];第二十七屆中國(guó)（天津）2013IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會(huì)議論文集[C];2013年

3 陳小波;胡封林;陳吉華;;一種應(yīng)用于串行RapidIO的8B10B編解碼器的設(shè)計(jì)[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 胡善清;龍騰;;基于cPCI平臺(tái)的串行RapidIO網(wǎng)絡(luò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[A];第三屆全國(guó)嵌入式技術(shù)和信息處理聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2009年

5 李曉歡;胡封林;劉仲;亓磊;;一種高速串行RapidIO時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前7條

1 ;RapidIO網(wǎng)絡(luò)的互連技術(shù)[N];科技日?qǐng)?bào);2000年

2 ;IDT推出針對(duì)嵌入式市場(chǎng)的串行RapidIO[N];電子資訊時(shí)報(bào);2007年

3 李明琪;水乳交融的格斗[N];計(jì)算機(jī)世界;2002年

4 廣東 邱曉光;未來(lái)的高速總線：3GIO[N];電腦報(bào);2001年

5 ;PCI集團(tuán)向通信OEM推廣Express[N];計(jì)算機(jī)世界;2003年

6 ;能提高信號(hào)完整性[N];中國(guó)計(jì)算機(jī)報(bào);2006年

7 記者 王翌;網(wǎng)絡(luò)芯片強(qiáng)調(diào)“智能”[N];計(jì)算機(jī)世界;2004年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 劉倩茹;基于RapidIO的高速傳輸接口的研究與設(shè)計(jì)[D];華北電力大學(xué);2012年

2 袁偉;基于RapidIO的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)與研究[D];中國(guó)地質(zhì)大學(xué)(北京);2015年

3 陳靜;基于FPGA的RapidIO和萬(wàn)兆以太網(wǎng)路由控制器設(shè)計(jì)[D];復(fù)旦大學(xué);2014年

4 黃靖媛;高速串行接口RapidIO的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

5 劉升財(cái);ATCA平臺(tái)上的RapidIO鏈路設(shè)計(jì)與分析[D];電子科技大學(xué);2014年

6 王怡然;RapidIO在實(shí)時(shí)信號(hào)處理機(jī)中的應(yīng)用研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

7 高新軍;面向RapidIO的AXI總線與YHFT_DSPXNAC總線的轉(zhuǎn)接橋設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

8 林國(guó)歡;X-DSP RapidIO-AXI橋接部件的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

9 單強(qiáng);RapidIO交換機(jī)總線功能模型的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

10 楊卿;RapidIO高速互聯(lián)接口的設(shè)計(jì)研究與應(yīng)用[D];電子科技大學(xué);2009年

，

本文編號(hào)：1251268