本文關(guān)鍵詞：應(yīng)用在RapidIO接收器的信號檢測器設(shè)計

  更多相關(guān)文章： RapidIO 信號檢測 比較器

【摘要】：RapidIO是處理器之間實現(xiàn)互連的最佳選擇之一,隨著RapidIO技術(shù)在無線基站、高性能云計算、成像、視頻監(jiān)控、視頻和音頻設(shè)施、軍事、工業(yè)控制、測試測量等領(lǐng)域的廣泛應(yīng)用,RapidIO收發(fā)器芯片的研制也逐漸成為國內(nèi)的研究熱點,信號檢測器作為接收器的一個重要模塊,對其研究設(shè)計具有重要應(yīng)用價值。本文采用SMIC 0.13μm CMOS工藝設(shè)計了一款應(yīng)用于RapidIO接收器的信號檢測器。工作電壓為1.2V,輸入信號速率為1.25Gbps、2.5Gbps、3.125Gbps。該信號檢測器包含峰值比較器、時鐘發(fā)生器、時鐘處理器、緩沖器和偏置電路等模塊。時鐘發(fā)生器產(chǎn)生時鐘,經(jīng)時鐘處理器二分頻并進(jìn)行兩相非交疊變換后產(chǎn)生時鐘控制信號和使能信號,用來控制峰值比較器對輸入信號進(jìn)行比較,在使能信號有效時將比較結(jié)果整形后輸出。緩沖器可以濾除毛刺和尖峰,提高電路的抗干擾能力。論文給出了該信號檢測器的電路設(shè)計、前仿真、版圖設(shè)計和后仿真。所設(shè)計的信號檢測器的版圖面積為30×150μm2,后仿真結(jié)果表明,在典型工藝角、25℃C仿真環(huán)境下,對三種不同速率的輸入信號,檢測誤差均小于7.5mV,工作電流均低于0.9mA,滿足設(shè)計指標(biāo)要求。本論文設(shè)計的信號檢測器可以應(yīng)用在RapidIO接收器中,實現(xiàn)對接收器輸入信號實時檢測的功能,通過適當(dāng)調(diào)整也可以應(yīng)用于其他類型的接口電路中。
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN851;TN911.23

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 崔維嘉,樊少杰;新一代的總線結(jié)構(gòu)──RapidIO[J];通信技術(shù);2001年04期

2 尹亞明,李瓊,郭御風(fēng),劉光明;新型高性能RapidIO互連技術(shù)研究[J];計算機(jī)工程與科學(xué);2004年12期

3 ;新型RapidIO器件實現(xiàn)高速靈活網(wǎng)絡(luò)交換[J];電子設(shè)計技術(shù);2006年07期

4 Robert Oshana;;嵌入式系統(tǒng)的序列RapidIO架構(gòu)[J];電子與電腦;2007年11期

5 Tom Cox;;以太網(wǎng)與RapidIO的對比[J];電子設(shè)計應(yīng)用;2007年06期

6 章樂;李雅靜;倪明;柴小雨;;一種基于RapidIO接口的嵌入式系統(tǒng)[J];計算機(jī)工程;2008年S1期

7 謝智勇;羅明;蔣俊;;串行RapidIO驗證模型[J];計算機(jī)工程;2008年S1期

8 鄧豹;趙小冬;;基于串行RapidIO的嵌入式互連研究[J];航空計算技術(shù);2008年03期

9 劉明雷;陳磊;沈文楓;徐煒民;鄭衍衡;;基于RapidIO的單邊通信接口的設(shè)計與實現(xiàn)[J];計算機(jī)應(yīng)用與軟件;2009年05期

10 梁基;金亨科;徐煒民;鄭衍衡;沈文楓;;基于RapidIO的高性能通信接口的設(shè)計與實現(xiàn)[J];計算機(jī)應(yīng)用與軟件;2009年07期

中國重要會議論文全文數(shù)據(jù)庫 前5條

1 萬留進(jìn);宿紹瑩;陳曾平;;串行RapidIO互連技術(shù)研究與實現(xiàn)[A];全國第二屆信號處理與應(yīng)用學(xué)術(shù)會議�？痆C];2008年

2 劉芳;于禮華;李方偉;李強(qiáng);;基于FPGA的RapidIO總線技術(shù)研究與實現(xiàn)[A];第二十七屆中國（天津）2013IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會議論文集[C];2013年

3 陳小波;胡封林;陳吉華;;一種應(yīng)用于串行RapidIO的8B10B編解碼器的設(shè)計[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 胡善清;龍騰;;基于cPCI平臺的串行RapidIO網(wǎng)絡(luò)系統(tǒng)的設(shè)計與實現(xiàn)[A];第三屆全國嵌入式技術(shù)和信息處理聯(lián)合學(xué)術(shù)會議論文集[C];2009年

5 李曉歡;胡封林;劉仲;亓磊;;一種高速串行RapidIO時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計[A];第十六屆計算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

中國重要報紙全文數(shù)據(jù)庫 前7條

1 ;RapidIO網(wǎng)絡(luò)的互連技術(shù)[N];科技日報;2000年

2 ;IDT推出針對嵌入式市場的串行RapidIO[N];電子資訊時報;2007年

3 李明琪;水乳交融的格斗[N];計算機(jī)世界;2002年

4 廣東 邱曉光;未來的高速總線：3GIO[N];電腦報;2001年

5 ;PCI集團(tuán)向通信OEM推廣Express[N];計算機(jī)世界;2003年

6 ;能提高信號完整性[N];中國計算機(jī)報;2006年

7 記者 王翌;網(wǎng)絡(luò)芯片強(qiáng)調(diào)“智能”[N];計算機(jī)世界;2004年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 劉倩茹;基于RapidIO的高速傳輸接口的研究與設(shè)計[D];華北電力大學(xué);2012年

2 袁偉;基于RapidIO的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計與研究[D];中國地質(zhì)大學(xué)(北京);2015年

3 陳靜;基于FPGA的RapidIO和萬兆以太網(wǎng)路由控制器設(shè)計[D];復(fù)旦大學(xué);2014年

4 任雪倩;串行RapidIO物理層數(shù)字系統(tǒng)設(shè)計[D];北京交通大學(xué);2016年

5 潘顏玲;基于UVM的RapidIO交換機(jī)芯片驗證平臺設(shè)計[D];東南大學(xué);2016年

6 劉艷嬌;應(yīng)用在RapidIO接收器的信號檢測器設(shè)計[D];東南大學(xué);2015年

7 楊卿;RapidIO高速互聯(lián)接口的設(shè)計研究與應(yīng)用[D];電子科技大學(xué);2009年

8 張娟娟;RapidIO高速串行總線的研究與實現(xiàn)[D];湖南大學(xué);2011年

9 孫亮;基于RapidIO的高性能嵌入式實時處理平臺的設(shè)計與實現(xiàn)[D];西南交通大學(xué);2012年

10 郭海英;RapidIO IP核的軟硬件協(xié)同設(shè)計與驗證方法研究[D];西安石油大學(xué);2011年

，

本文編號：1145426