本文關鍵詞：基于FPGA的光纖接口和CPCI總線通信

  更多相關文章： RapidIO GTP PCI9656 CPCI總線 驅(qū)動開發(fā)

【摘要】：隨著半導體技術的不斷發(fā)展,在過去幾十年來處理器性能得到了飛速的提高,這對于嵌入式系統(tǒng)的性能提高起到了巨大的推動作用,但是用于嵌入式系統(tǒng)內(nèi)部互聯(lián)的總線技術卻并未得到相應的發(fā)展,導致總線越來越成為嵌入式系統(tǒng)性能提升的瓶頸。本文基于某雷達信號處理系統(tǒng),基于Xilinx公司的Virtex-5系列FPGA設計了高速光纖通信接口,通信協(xié)議使用了Rapid IO行業(yè)協(xié)會專為解決嵌入式系統(tǒng)互聯(lián)總線速率不夠的問題而開發(fā)的Rapid IO協(xié)議,FPGA接收來自TS201S DSP的數(shù)據(jù),在FPGA內(nèi)進行事務包的裝配與拆包,通過光纖進行收發(fā),實現(xiàn)系統(tǒng)內(nèi)部兩塊信號處理板之間的全雙工通信。設計使用Verilog HDL語言進行開發(fā),使用Xilinx ISE14.7進行綜合,使用Modelsim進行仿真。該雷達信號處理系統(tǒng)內(nèi)部還需要實現(xiàn)信號處理板卡與主機板卡之間通過CPCI總線通信。CPCI總線是國際工業(yè)計算機制造者聯(lián)合會(PICMG,PCI Industrial Computer Manufacturers Group)提出的一種完全兼容PCI總線的接口標準。信號處理板卡與CPCI總線通過PLX公司的PCI9656橋接芯片連接,PCI9656橋接芯片的本地總線與FPGA連接,為了實現(xiàn)主機板與信號處理板的通信,首先需要在FPGA內(nèi)設計PCI9656橋接芯片的本地總線接口,然后需要在主機端開發(fā)相應的驅(qū)動程序。驅(qū)動程序開發(fā)工具選擇Win Driver,語言選擇C++,操作系統(tǒng)為Windows Server 2008。高速光纖通信接口設計完成后,需要對其進行仿真驗證和實際的調(diào)試測試。設計使用Modelsim對光纖接口各個模塊進行前仿真和后仿真。軟件仿真無誤后就可以設計實際調(diào)試平臺,對設計的通信接口進行測試,以驗證設計的正確性,排除可能出現(xiàn)的錯誤,并測試設計的接口速度。CPCI總線通信設計完成后也需要進行實際的調(diào)試與測試。測試使用Chipscope觀察FPGA內(nèi)部信號,實際測試證明,高速光纖通信接口和CPCI總線通信設計正確。
【關鍵詞】：RapidIO GTP PCI9656 CPCI總線 驅(qū)動開發(fā)
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN791;TN957.51
【目錄】：

• 摘要4-5
• Abstract5-10
• 第1章 緒論10-17
• 1.1 課題背景及研究的意義10-11
• 1.2 國內(nèi)外研究現(xiàn)狀及分析11-15
• 1.2.1 系統(tǒng)互聯(lián)總線技術11-13
• 1.2.2 驅(qū)動開發(fā)現(xiàn)狀13-15
• 1.3 本文的主要研究內(nèi)容15-17
• 第2章 RapidIO互聯(lián)技術17-24
• 2.1 引言17
• 2.2 RapidIO協(xié)議規(guī)范17-21
• 2.2.1 RapidIO協(xié)議邏輯層規(guī)范18-19
• 2.2.2 RapidIO協(xié)議傳輸層規(guī)范19-20
• 2.2.3 RapidIO協(xié)議物理層規(guī)范20-21
• 2.3 流量控制21-22
• 2.4 錯誤檢測與恢復22-23
• 2.4.1 丟包檢測22-23
• 2.4.2 包錯誤檢測23
• 2.5 本章小結23-24
• 第3章 高速光纖通信接口實現(xiàn)24-38
• 3.1 引言24
• 3.2 GTP收發(fā)器24-27
• 3.3 復位信號27
• 3.4 TS201S接口模塊27-29
• 3.4.1 TS201S流水協(xié)議28
• 3.4.2 模塊結構設計28-29
• 3.5 RapidIO上層協(xié)議29-37
• 3.5.1 發(fā)送通道實現(xiàn)29-33
• 3.5.1.1 通道緩存FIFO30
• 3.5.1.2 發(fā)送控制模塊30-31
• 3.5.1.3 包裝配31-32
• 3.5.1.4 事務匹配緩沖32-33
• 3.5.1.5 控制符號產(chǎn)生33
• 3.5.1.6 GTP發(fā)送控制模塊33
• 3.5.2 接收通道實現(xiàn)33-35
• 3.5.2.1 接收控制模塊實現(xiàn)33-34
• 3.5.2.2 CRC校驗34
• 3.5.2.3 數(shù)據(jù)提取34
• 3.5.2.4 控制符號譯碼34-35
• 3.5.3 流量控制機制35-36
• 3.5.4 錯誤檢測與恢復36
• 3.5.5 光纖通信接口的硬件開銷36-37
• 3.6 本章小結37-38
• 第4章 接口調(diào)試與性能測試38-44
• 4.1 引言38
• 4.2 模塊的仿真驗證38-40
• 4.2.1 發(fā)送通道仿真驗證39
• 4.2.2 接收通道仿真驗證39-40
• 4.2.3 光纖接口后仿真驗證40
• 4.3 實際調(diào)試與性能測試40-43
• 4.3.1 調(diào)試平臺設計41-42
• 4.3.2 Chipscope調(diào)試測試42-43
• 4.3.3 性能測試43
• 4.4 本章小結43-44
• 第5章 CPCI總線通信設計44-58
• 5.1 引言44
• 5.2 PCI9656 接口設計44-47
• 5.3 FPGA接口設計47-48
• 5.4 INF文件48-49
• 5.4.1 版本信息48-49
• 5.4.2 驅(qū)動信息49
• 5.4.3 安裝信息49
• 5.4.4 源文件信息49
• 5.5 PCI9656 驅(qū)動程序49-56
• 5.5.1 板卡打開驅(qū)動程序51-52
• 5.5.2 存儲器讀寫驅(qū)動程序52
• 5.5.3 讀寫配置空間52-53
• 5.5.4 使能/不使能中斷53-54
• 5.5.5 DMA操作54-56
• 5.5.6 板卡軟復位56
• 5.6 本章小結56-58
• 第6章 驅(qū)動調(diào)試與性能測試58-64
• 6.1 引言58
• 6.2 存儲器讀寫測試58-61
• 6.2.1 寫入數(shù)據(jù)59-60
• 6.2.2 讀數(shù)據(jù)60-61
• 6.3 DMA測試61-63
• 6.3.1 查詢方式61-62
• 6.3.2 中斷方式62-63
• 6.4 穩(wěn)定性和兼容性63
• 6.5 本章小結63-64
• 結論64-65
• 參考文獻65-68
• 攻讀學位期間發(fā)表的學術論文68-70
• 致謝70

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 劉明波;吉慶;單方劍;;基于PLX9656的CPCI總線接口方法研究[J];電子測量技術;2011年01期

中國碩士學位論文全文數(shù)據(jù)庫 前3條

1 張娟娟;RapidIO高速串行總線的研究與實現(xiàn)[D];湖南大學;2011年

2 楊波;基于PCI總線的WDM驅(qū)動程序開發(fā)研究[D];國防科學技術大學;2007年

3 謝豐波;基于PCIE物理層IP核的串行RapidIO實現(xiàn)[D];國防科學技術大學;2013年

，

本文編號：1115185