本文關(guān)鍵詞：寬帶信道模擬器的數(shù)字硬件設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 信道模擬器 數(shù)字硬件 ATCA FPGA 高速ADC/DAC

【摘要】：隨著第四代移動(dòng)通信技術(shù)的普及和第五代移動(dòng)通信的發(fā)展,無(wú)線通信設(shè)備的研究需求和復(fù)雜度越來(lái)越高,無(wú)線通信帶寬與頻段也不斷增加。系統(tǒng)測(cè)試與無(wú)線信道模擬仿真在整個(gè)研發(fā)周期里占的比重也越來(lái)越大,尤其是如何全面的模擬所有可能的寬帶無(wú)線通信信道模型。在研究寬帶無(wú)線通信的測(cè)試中,需要研究不同的通信方式在不同的信道中的傳輸模型。這個(gè)過(guò)程需要進(jìn)行大量的實(shí)驗(yàn),包括不同的外場(chǎng)實(shí)驗(yàn),外場(chǎng)的無(wú)線通信環(huán)境是最真實(shí)的實(shí)驗(yàn)環(huán)境,但是每次都需要將待測(cè)設(shè)備搬到室外測(cè)試環(huán)境,無(wú)疑給測(cè)試與研究帶來(lái)極大不便。而且要測(cè)試完各種不同的信道需要反復(fù)測(cè)試不同的外場(chǎng)實(shí)驗(yàn)與環(huán)境。且同一個(gè)地方的測(cè)試環(huán)境局限性比較大,無(wú)線信道特征比較單一,不能反映通用的無(wú)線信道。針對(duì)以上實(shí)際問(wèn)題,論文在運(yùn)用軟件無(wú)線電技術(shù)的思想,研究了寬帶信道模擬器,設(shè)計(jì)并實(shí)現(xiàn)了信道模擬器的中心處理單元的硬件平臺(tái)。首先,針對(duì)寬帶無(wú)線信號(hào)的通用頻段以及帶寬,以軍用無(wú)線電臺(tái)為實(shí)例,提出了信道模擬器的設(shè)計(jì)指標(biāo)。項(xiàng)目目標(biāo)是設(shè)計(jì)一套在0.1~3000MHz頻段工作的寬帶信道模擬器平臺(tái),支持8個(gè)通道同時(shí)工作,每條通路支持收發(fā)自動(dòng)切換。論文從關(guān)鍵技術(shù)、硬件指標(biāo)、軟硬件接口功能的角度分析設(shè)計(jì)需求。接著,設(shè)計(jì)與實(shí)現(xiàn)了寬帶信道模擬器的數(shù)字硬件,設(shè)計(jì)了前端數(shù)字采集模塊。前端數(shù)字采集模塊包含F(xiàn)PGA數(shù)字板與ADC/DAC模塊。設(shè)計(jì)并實(shí)現(xiàn)了中心處理板,中心處理板采用ATCA構(gòu)架,包含4片Xilinx V7 FPGA,8個(gè)FMC擴(kuò)展卡、對(duì)外提供高達(dá)800Gbps數(shù)據(jù)速率的高速串行接口、高性能OCXO、高性能時(shí)鐘網(wǎng)絡(luò)、1000Mbps以太網(wǎng)、32GB DDR3。最后,在實(shí)驗(yàn)室環(huán)境下測(cè)試中心數(shù)字基帶處理板的各項(xiàng)硬件指標(biāo)參數(shù),包括電源輸出電壓、紋波,10G GTX高速串行接口,DDR3,1000Mbps以太網(wǎng),時(shí)鐘,FMC ADC/DAC回環(huán)測(cè)試。同時(shí)對(duì)各項(xiàng)測(cè)試指標(biāo)進(jìn)行分析與提出改進(jìn)意見(jiàn)。論文設(shè)計(jì)并實(shí)現(xiàn)了寬帶信道模擬器的數(shù)字硬件,通過(guò)對(duì)系統(tǒng)各項(xiàng)功能和性能的測(cè)試,驗(yàn)證其可行性。基于ATCA的中心處理板卡已經(jīng)包括在寬帶信道模擬器、第五代移動(dòng)通信技術(shù)預(yù)研、大規(guī)模遙控測(cè)量等具體項(xiàng)目中使用,具有良好的前景。
【關(guān)鍵詞】：信道模擬器 數(shù)字硬件 ATCA FPGA 高速ADC/DAC
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN929.53
【目錄】：

• 摘要5-7
• Abstract7-16
• 縮略詞表16-18
• 第一章 緒論18-21
• 1.1 研究背景及意義18
• 1.2 研究?jī)?nèi)容與安排18-21
• 第二章 信道模擬器技術(shù)現(xiàn)狀21-28
• 2.1 引言21
• 2.2 軟件無(wú)線電技術(shù)21-22
• 2.3 信號(hào)采樣理論22-24
• 2.3.2 低通采樣定理23
• 2.3.3 帶通采樣定理23-24
• 2.4 信號(hào)采樣技術(shù)24-26
• 2.4.1 常規(guī)采樣技術(shù)24-25
• 2.4.2 射頻直接采樣技術(shù)25-26
• 2.5 信道模擬器產(chǎn)品26-27
• 2.6 小結(jié)27-28
• 第三章 信道模擬器指標(biāo)與需求分析28-34
• 3.1 引言28
• 3.2 總體指標(biāo)28-29
• 3.2.2 系統(tǒng)結(jié)構(gòu)29
• 3.3 各數(shù)字模塊單元指標(biāo)29-33
• 3.3.1 前端ADC、DAC模塊指標(biāo)29-31
• 3.3.2 前端數(shù)字板31-32
• 3.3.3 中心處理單元指標(biāo)分析32-33
• 3.4 小結(jié)33-34
• 第四章 寬帶信道模擬器的數(shù)字硬件方案設(shè)計(jì)34-50
• 4.1 引言34
• 4.2 總體方案設(shè)計(jì)34-35
• 4.3 前端采集模塊方案35-42
• 4.3.1 ADC方案35-37
• 4.3.2 DAC方案37-39
• 4.3.3 前端數(shù)字板方案39-42
• 4.4 中心處理單元方案設(shè)計(jì)42-49
• 4.4.2 ATCA概述43-44
• 4.4.3 FPGA方案設(shè)計(jì)44-45
• 4.4.4 配置FPGA方案設(shè)計(jì)45-46
• 4.4.5 接.方案設(shè)計(jì)46
• 4.4.6 數(shù)據(jù)存儲(chǔ)方案設(shè)計(jì)46-47
• 4.4.7 GE交換機(jī)模塊47-48
• 4.4.8 電源方案設(shè)計(jì)48
• 4.4.9 時(shí)鐘方案設(shè)計(jì)48-49
• 4.5 小結(jié)49-50
• 第五章 中心處理單元方案實(shí)現(xiàn)50-83
• 5.1 引言50
• 5.2 FPGA模塊方案實(shí)現(xiàn)50-57
• 5.2.1 上電配置50-52
• 5.2.2 上電后配置52
• 5.2.3 Bank劃分及Bank電壓、電平52-53
• 5.2.4 FPGA GTX劃分53
• 5.2.5 XC7VX690T GTH分配53-54
• 5.2.6 FMC接54-55
• 5.2.7 存儲(chǔ)器(DDR3)55-56
• 5.2.8 電源分配56-57
• 5.3 配置FPGA模塊實(shí)現(xiàn)57-61
• 5.3.1 上電配置57-58
• 5.3.2 上電后配置58-59
• 5.3.3 Bank劃分及Bank電壓、電平59
• 5.3.4 DDR259-60
• 5.3.5 NOR FLASH60-61
• 5.4 時(shí)鐘、復(fù)位模塊實(shí)現(xiàn)61-66
• 5.4.1 復(fù)位61-62
• 5.4.2 時(shí)鐘62-63
• 5.4.3 OCXO、時(shí)鐘分配器、PLL確定63-66
• 5.5 GE交換機(jī)模塊實(shí)現(xiàn)66-69
• 5.5.1 供電66-67
• 5.5.2 上電配置67-68
• 5.5.3 接.分配68-69
• 5.5.4 配置接.及功能69
• 5.6 電源模塊69-80
• 5.6.1 ATCA電源系統(tǒng)69-70
• 5.6.2 熱插拔70
• 5.6.3 電源功耗統(tǒng)計(jì)70-71
• 5.6.4 電源方案設(shè)計(jì)71-72
• 5.6.5 上電時(shí)序控制72-73
• 5.6.6 電源結(jié)構(gòu)73-74
• 5.6.7 電源模塊、芯片選型74
• 5.6.8 模塊、芯片關(guān)鍵指標(biāo)、信號(hào)74-80
• 5.7 接.速率及等長(zhǎng)80-82
• 5.7.1 等長(zhǎng)要求80-82
• 5.8 小結(jié)82-83
• 第六章 性能測(cè)試與分析83-98
• 6.1 引言83
• 6.2 調(diào)試與測(cè)試環(huán)境83-86
• 6.2.1 硬件調(diào)試平臺(tái)83-85
• 6.2.2 軟件調(diào)試工具85-86
• 6.3 單元模塊測(cè)試86-97
• 6.3.1 電源測(cè)試86-87
• 6.3.2 時(shí)鐘測(cè)試87-90
• 6.3.3 FPGA測(cè)試90-92
• 6.3.4 DDR3模塊測(cè)試92-93
• 6.3.5 以太網(wǎng)測(cè)試93-94
• 6.3.6 FMC ADC/DAC回環(huán)測(cè)試94-95
• 6.3.7 GTX測(cè)試95-97
• 6.3.8 復(fù)位測(cè)試97
• 6.4 小結(jié)97-98
• 第七章 結(jié)束語(yǔ)98-100
• 7.1 本文總結(jié)及貢獻(xiàn)98
• 7.2 下一步工作建議和未來(lái)研究方向98-100
• 致謝100-101
• 參考文獻(xiàn)101-103
• 個(gè)人簡(jiǎn)歷103-104
• 攻讀碩士學(xué)位期間的研究成果104-105
• 附件105-106

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 張念祖;劉蕾蕾;洪偉;張彥;蒯振起;董元旦;陳繼新;王海明;;車(chē)內(nèi)寬帶信道測(cè)量與建模[J];電波科學(xué)學(xué)報(bào);2009年05期

2 任潔;宋高俊;王陽(yáng);;時(shí)變寬帶信道的長(zhǎng)距離預(yù)測(cè)[J];計(jì)算機(jī)仿真;2010年12期

3 王開(kāi);劉郁林;張先玉;;基于壓縮感知理論的超寬帶信道估計(jì)[J];計(jì)算機(jī)仿真;2011年06期

4 王蔚東;楊俊安;;基于改進(jìn)梯度投影算法的壓縮感知超寬帶信道估計(jì)[J];信號(hào)處理;2012年03期

5 王蔚東;楊俊安;;基于自適應(yīng)投影矩陣的壓縮感知超寬帶信道估計(jì)[J];電路與系統(tǒng)學(xué)報(bào);2013年01期

6 潘劍;晉本周;張盛;林孝康;;基于隨機(jī)編碼變換壓縮感知超寬帶信道估計(jì)[J];電聲技術(shù);2013年04期

7 趙硯博;肖恒輝;李炯城;;一種基于貪婪基追蹤算法的壓縮感知超寬帶信道估計(jì)方法[J];移動(dòng)通信;2013年02期

8 郭揚(yáng);王珂;楊兆升;;短波寬帶信道動(dòng)態(tài)軟件仿真[J];吉林大學(xué)學(xué)報(bào)(工學(xué)版);2009年03期

9 孫政委;葛利嘉;薛峰;屈原;;基于有限新息率采樣理論的超寬帶信道估計(jì)[J];現(xiàn)代電子技術(shù);2009年17期

10 楊潔茹;王春;;折疊式寬帶信道化電子對(duì)抗接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J];安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報(bào);2008年06期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前4條

1 李新苗;李有明;徐鐵峰;俞建定;;快速的超寬帶信道估計(jì)新方法[A];2008年中國(guó)高校通信類(lèi)院系學(xué)術(shù)研討會(huì)論文集（上冊(cè)）[C];2009年

2 董霽;劉云;李英丹;李周;張明遠(yuǎn);;超寬帶信道大尺度衰落模型研究[A];2011全國(guó)無(wú)線及移動(dòng)通信學(xué)術(shù)大會(huì)論文集[C];2011年

3 田志明;李永;楊雪松;袁家R，

本文編號(hào)：1097000