本文關(guān)鍵詞：LDPC編譯碼技術(shù)的研究與實(shí)現(xiàn)

  更多相關(guān)文章： QC-LDPC TDMP Efficient算法 歸一化最小和譯碼算法 FPGA

【摘要】：當(dāng)今時(shí)代,移動(dòng)通信發(fā)展迅速,已經(jīng)進(jìn)入到人們生活的各個(gè)方面,給人們的工作和生活帶來極大的便利。糾錯(cuò)編碼技術(shù)的應(yīng)用對(duì)移動(dòng)通信技術(shù)的實(shí)現(xiàn)起到了關(guān)鍵的作用。LDPC(Low Density Parity Check code)碼是糾錯(cuò)編碼技術(shù)中一種能夠逼近香農(nóng)極限的“好碼”。本文基于802.16e協(xié)議實(shí)現(xiàn)了一個(gè)多碼長(zhǎng)多碼率的高速Q(mào)C-LDPC編碼器和譯碼器。首先,分別通過對(duì)編碼和譯碼算法進(jìn)行了研究。LDPC編碼算法主要有高斯消元法、Efficient算法等,本文選擇了適合802.16e協(xié)議中準(zhǔn)雙對(duì)角線校驗(yàn)矩陣的簡(jiǎn)化Efficient編碼算法。在編碼的硬件實(shí)現(xiàn)過程中,采用了流水線和部分并行結(jié)構(gòu),實(shí)現(xiàn)了高速編碼器。LDPC譯碼算法主要研究了基于概率測(cè)度的BP譯碼算法、基于LLR的BP譯碼算法、歸一化最小和譯碼算法等算法。最終的實(shí)現(xiàn)選擇了適合FPGA硬件實(shí)現(xiàn)的歸一化最小和譯碼算法。在實(shí)現(xiàn)結(jié)構(gòu)方面,對(duì)TPMP和TDMP兩種實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了仿真對(duì)比,最終選擇了收斂速度快、迭代次數(shù)少的TDMP實(shí)現(xiàn)結(jié)構(gòu),即水平分層迭代結(jié)構(gòu)。最終實(shí)現(xiàn)的譯碼器可以信噪比為2.5dB時(shí),BER可以達(dá)到10-6。另外,為了實(shí)現(xiàn)高速譯碼器的目標(biāo),譯碼器的實(shí)現(xiàn)過程中采用了乒乓操作、流水線結(jié)構(gòu)、四個(gè)碼字同時(shí)譯碼等結(jié)構(gòu)來提高譯碼器的吞吐率。本文利用Xilinx公司的XC705開發(fā)板實(shí)現(xiàn)了多碼長(zhǎng)多碼率的QC-LDPC高速編碼器和譯碼器,碼長(zhǎng)最大支持2304,碼率支持1/2、2/3、3/4和5/6。編碼器的時(shí)鐘頻率為250MHz,吞吐率為13.7Gbps。譯碼器實(shí)現(xiàn)了最大時(shí)鐘頻率為250MHz、最大吞吐率為1.65Gbps的高速譯碼器。
【關(guān)鍵詞】：QC-LDPC TDMP Efficient算法 歸一化最小和譯碼算法 FPGA
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN911.22
【目錄】：

• 摘要5-6
• ABSTRACT6-12
• 縮略詞表12-13
• 第一章 緒論13-18
• 1.1 數(shù)字通信系統(tǒng)與信道編碼13-15
• 1.2 LDPC碼的發(fā)展歷史與研究現(xiàn)狀15-16
• 1.3 論文內(nèi)容安排16-18
• 第二章 LDPC碼基礎(chǔ)理論18-27
• 2.1 LDPC碼的基本概念18-20
• 2.1.1 校驗(yàn)矩陣表示法18-19
• 2.1.2 Tanner圖表示法19-20
• 2.2 LDPC碼關(guān)鍵性能參數(shù)20-21
• 2.2.1 度分布序列20-21
• 2.2.2 環(huán)21
• 2.3 LDPC碼的構(gòu)造方法21-24
• 2.3.1 隨機(jī)構(gòu)造法21-23
• 2.3.2 結(jié)構(gòu)化構(gòu)造方法23-24
• 2.4 QC-LDPC碼的基本概念24-25
• 2.4.1 QC-LDPC碼的基本概念和特點(diǎn)24
• 2.4.2 IEEE802.16e協(xié)議中QC-LDPC碼的應(yīng)用24-25
• 2.5 本章小結(jié)25-27
• 第三章 LDPC編碼算法研究及硬件實(shí)現(xiàn)設(shè)計(jì)27-36
• 3.1 LDPC碼的編碼算法27-32
• 3.1.1 生成矩陣算法27
• 3.1.2 高斯消元法編碼算法27-28
• 3.1.3 Efficient編碼算法28-30
• 3.1.4 適用于 802.16e的簡(jiǎn)化Efficient編碼算法30-32
• 3.2 LDPC碼編碼器的硬件實(shí)現(xiàn)32-35
• 3.2.1 LDPC編碼器硬件實(shí)現(xiàn)結(jié)構(gòu)分析32-34
• 3.2.2 LDPC編碼器硬件實(shí)現(xiàn)仿真34-35
• 3.3 本章小結(jié)35-36
• 第四章 LDPC譯碼算法研究及硬件實(shí)現(xiàn)設(shè)計(jì)36-69
• 4.1 LDPC譯碼算法分析36-44
• 4.1.1 比特翻轉(zhuǎn)譯碼算法36-38
• 4.1.2 基于概率測(cè)度的BP譯碼算法38-40
• 4.1.3 基于對(duì)數(shù)似然比的BP譯碼算法40-42
• 4.1.4 最小和譯碼算法42-43
• 4.1.5 譯碼算法性能比較43-44
• 4.2 LDPC譯碼器關(guān)鍵參數(shù)的仿真44-50
• 4.2.1 量化范圍及量化位寬的確定44-47
• 4.2.2 歸一化因子的確定47-49
• 4.2.3 最大迭代次數(shù)的確定49-50
• 4.3 硬件實(shí)現(xiàn)結(jié)構(gòu)分析50-65
• 4.3.1 串行、全并行與部分并行實(shí)現(xiàn)結(jié)構(gòu)50
• 4.3.2 TPMP結(jié)構(gòu)和TDMP結(jié)構(gòu)及性能對(duì)比50-53
• 4.3.3 LDPC譯碼器FPGA實(shí)現(xiàn)結(jié)構(gòu)圖53-65
• 4.4 譯碼器仿真結(jié)果65-67
• 4.5 本章小結(jié)67-69
• 第五章 LDPC編譯碼器的驗(yàn)證與測(cè)試69-81
• 5.1 LDPC編譯碼器的驗(yàn)證方案69-71
• 5.2 LDPC編譯碼器的驗(yàn)證平臺(tái)71-74
• 5.3 LDPC編碼器和譯碼器的板級(jí)驗(yàn)證74-77
• 5.3.1 LDPC編碼器的板級(jí)驗(yàn)證74-76
• 5.3.2 LDPC譯碼器的板級(jí)驗(yàn)證76-77
• 5.4 LDPC編譯碼器的性能分析77-80
• 5.4.1 LDPC編碼器的性能分析77-79
• 5.4.2 LDPC譯碼器的性能分析79-80
• 5.5 本章小結(jié)80-81
• 第六章 總結(jié)與展望81-83
• 6.1 總結(jié)81-82
• 6.2 展望82-83
• 致謝83-84
• 參考文獻(xiàn)84-87
• 個(gè)人簡(jiǎn)歷及攻讀碩士學(xué)位期間的研究成果87-88

【參考文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 董超科;高速LDPC編譯碼硬件設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2010年

，

本文編號(hào)：1079213