隨著TDC(time-to-digital converter)技術(shù)的廣泛應(yīng)用,對其精度的要求也越來越高。系統(tǒng)偏差作為TDC測量中不可避免的誤差,通常由硬件結(jié)構(gòu)、電路走線、測量過程等過程引入,其是否可以被有效修正直接影響著測量精度。為此,分析了基于FPGA(field-programmable gate array)的時(shí)間間隔測量的工作原理及系統(tǒng)組成,并搭建了硬件測試平臺,進(jìn)行了一系列時(shí)間間隔測量實(shí)驗(yàn)及系統(tǒng)偏差分析,結(jié)合FPGA測量原理,繪出了系統(tǒng)偏差修正方案并評估了時(shí)間間隔測量精度的影響。實(shí)驗(yàn)表明,建立有效的一次模型對測量結(jié)果進(jìn)行擬合并對測量結(jié)果進(jìn)行修正,可以將系統(tǒng)偏差控制在100ps以下,提高TDC測量準(zhǔn)確度。

【文章頁數(shù)】：9 頁

本文編號：3877901