本文關鍵詞：X-DSP BP部件及Shuffle單元的設計優(yōu)化與驗證

  更多相關文章： BP Shuffle 設計優(yōu)化 模擬驗證 形式化驗證 綜合

【摘要】：X-DSP是一款64位高性能多核處理器,內(nèi)核采用11發(fā)射的超長指令字(Very Long Instruction Word,VLIW)結(jié)構(gòu),設計主頻為1GHz。該DSP內(nèi)核單獨設置BP(Bit-Processing)部件以及Shuffle單元。BP部件是內(nèi)核中的位處理單元,支持整個芯片中定點運算的位處理操作,該部件所有指令均為單周期,對時序設計極具挑戰(zhàn)性;混洗(Shuffle)單元位于向量處理單元(VPU)中,實現(xiàn)16個VPE間寄存器的數(shù)據(jù)交互,其性能對整個DSP性能的影響非常關鍵。本文完成了BP部件和Shuffle單元的設計、優(yōu)化以及驗證工作。1.根據(jù)X-DSP的設計需求,實現(xiàn)32/64位SIMD(Single Instruction stream Multiple Data streams)結(jié)構(gòu)的BP部件指令以及微體系結(jié)構(gòu)設計。采用硬件資源復用技術,設計了掩碼移位器,在復用移位邏輯的硬件結(jié)構(gòu)基礎上實現(xiàn)了位清零(BCLR)、位置一(BSET)、位置換(BEX)、位測試(BTST)指令。2.設計了兩種不同類型的指令以支持混洗模式地址來自于立即數(shù)或者混洗模式地址寄存器(SMR);采用獨立的混洗模式存儲器,根據(jù)混洗模式地址選擇相應的混洗模式,使得Shuffle單元在執(zhí)行數(shù)據(jù)混洗操作時配置通路和執(zhí)行通路相分離,提高混洗的效率。3.對BP部件和Shuffle單元進行邏輯綜合,優(yōu)化其關鍵路徑。采用邏輯復用和結(jié)構(gòu)調(diào)整的方法對位段處理指令進行優(yōu)化,通過先比較后移位,將兩個64位的數(shù)據(jù)串行移位改為并行移位;針對Shuffle單元配置通路的優(yōu)化,采用流水線技術,通過調(diào)整棧內(nèi)結(jié)構(gòu)和平衡棧間流水等方法,并通過增加混洗模式寄存器的存儲體,以減少單個體的位寬。綜合表明:動態(tài)功耗減少24.84%,面積減少96064 um2。4.采用模擬驗證和形式化驗證方法,對BP部件和Shuffle單元從模塊級到系統(tǒng)級進行全面驗證。首先編寫B(tài)P部件和Shuffle單元的黃金模型,用于功能驗證中的結(jié)果比對以及作為形式化驗證中的參考模型;其次針對BP部件設計需求,開發(fā)相應的定向測試向量和偽隨機數(shù)測試激勵;最后,通過等價性檢查(ATEC)驗證BP部件和Shuffle單元的設計與黃金模型完全等價,使用Synopsys公司的形式化驗證工具Formality對綜合后的網(wǎng)表與RTL級代碼進行形式對比。
【關鍵詞】：BP Shuffle 設計優(yōu)化 模擬驗證 形式化驗證 綜合
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332
，

本文編號：985927