本文關(guān)鍵詞：新型存儲器老化測試系統(tǒng)的實現(xiàn)

  更多相關(guān)文章： 動態(tài)老化 存儲器 ARM FPGA 信號完整性

【摘要】：近年來，電子技術(shù)的飛速發(fā)展使得集成電路的應(yīng)用領(lǐng)域越來越廣，一些重要領(lǐng)域如軍工、航空航天等都大量采用集成電路相關(guān)技術(shù)。同時，集成電路的工作頻率不斷提高，復(fù)雜度不斷增加，其可靠性也越來越受到人們的關(guān)注。在集成電路的可靠性測試中，高溫動態(tài)老化測試是重中之重。國產(chǎn)的第三代/第四代集成電路老化設(shè)備均已采用在集成電路老化的同時進(jìn)行功能測試的技術(shù)。 本文結(jié)合軟硬件設(shè)計新技術(shù)，，設(shè)計并實現(xiàn)了一種基于存儲器的集成電路老化測試系統(tǒng)，可用于高速存儲器件與一些常規(guī)邏輯器件的老化。文中介紹了老化測試系統(tǒng)的基本原理與實現(xiàn)架構(gòu)，概述了老化系統(tǒng)的信號產(chǎn)生與回檢流程，并對幾種常用的存儲器作了簡要介紹，闡述了存儲器的基本故障模型和幾種常用存儲器測試算法。文中介紹了老化系統(tǒng)中底板、模擬信號產(chǎn)生板、數(shù)字信號產(chǎn)生板、ARM核心板、驅(qū)動板等的設(shè)計過程，對其中的重要模塊如：波形產(chǎn)生電路、波形回檢電路、驅(qū)動電路、二級電源電路、ARM與FPGA外圍電路等作了詳細(xì)的分析與討論。同時將信號完整性理論、電源完整性理論引入了老化系統(tǒng)的高速數(shù)字電路設(shè)計中，以數(shù)字信號產(chǎn)生板中FPGA與SDRAM的數(shù)據(jù)接口為例進(jìn)行了SI（信號完整性）前/后仿真，并介紹了相應(yīng)的約束布局布線過程。之后又從FPGA（驅(qū)動）程序設(shè)計、ARM程序設(shè)計兩個方面對老化系統(tǒng)進(jìn)行系統(tǒng)級分析，所設(shè)計的FPGA程序包括：SDRAM驅(qū)動、A/D與D/A驅(qū)動、DDS等，同時介紹了ARM與數(shù)字信號產(chǎn)生板、模擬信號產(chǎn)生板之間的通信協(xié)議幀格式與軟件運行流程圖。最后，以SRAM的老化為例對整個系統(tǒng)進(jìn)行軟硬件聯(lián)調(diào)，使用Signal Tap II嵌入式邏輯分析儀對系統(tǒng)設(shè)計過程中的重要時序信號進(jìn)行分析，并得出相應(yīng)結(jié)論。 最后，分析了老化系統(tǒng)中待改進(jìn)的部分，并為下一階段的工作進(jìn)行了規(guī)劃。
【關(guān)鍵詞】：動態(tài)老化 存儲器 ARM FPGA 信號完整性
【學(xué)位授予單位】：杭州電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 第1章 緒論9-13
• 1.1 研究背景與意義9-10
• 1.2 國內(nèi)外研究現(xiàn)狀和發(fā)展趨勢10-11
• 1.3 論文的主要內(nèi)容及結(jié)構(gòu)安排11-13
• 第2章 存儲器老化測試系統(tǒng)方案13-22
• 2.1 老化測試系統(tǒng)結(jié)構(gòu)13-15
• 2.1.1 老化測試系統(tǒng)基本原理13-14
• 2.1.2 老化測試系統(tǒng)的設(shè)計要求14-15
• 2.2 存儲器測試技術(shù)15-19
• 2.2.1 存儲器分類15-16
• 2.2.2 存儲器的故障模型與測試類型16-17
• 2.2.3 存儲器的測試算法17-19
• 2.3 系統(tǒng)的設(shè)計方案與論證19-21
• 2.3.1 信號產(chǎn)生與回檢流程19-20
• 2.3.2 需求分析與方案論證20-21
• 2.4 本章小結(jié)21-22
• 第3章 存儲器老化測試的硬件設(shè)計22-38
• 3.1 基于信號完整性理論的 PCB 設(shè)計22-30
• 3.1.1 信號完整性理論22-25
• 3.1.2 基于信號完整性的電路設(shè)計25-27
• 3.1.3 部分高速信號線的 SI 分析27-30
• 3.2 FPGA 及外圍電路設(shè)計30-34
• 3.2.1 FPGA 配置電路與供電模塊30-32
• 3.2.2 波形產(chǎn)生電路設(shè)計32-33
• 3.2.3 驅(qū)動電路設(shè)計33-34
• 3.2.4 波形回檢電路設(shè)計34
• 3.3 二級電源電路設(shè)計34-36
• 3.3.1 大功率程控電源設(shè)計35
• 3.3.2 電源保護(hù)電路設(shè)計35-36
• 3.4 ARM 及外圍電路設(shè)計36-37
• 3.4.1 ARM 的主要特點與應(yīng)用36
• 3.4.2 ARM 外圍電路設(shè)計36-37
• 3.5 本章小結(jié)37-38
• 第4章 存儲器老化測試的系統(tǒng)設(shè)計38-47
• 4.1 基于 FPGA 的外圍驅(qū)動設(shè)計38-42
• 4.1.1 SDRAM 驅(qū)動設(shè)計38-39
• 4.1.2 A/D、D/A 驅(qū)動設(shè)計39-41
• 4.1.3 DDS 設(shè)計41-42
• 4.2 嵌入式系統(tǒng)平臺設(shè)計42-46
• 4.2.1 嵌入式 Linux 概述與開發(fā)環(huán)境構(gòu)建42-43
• 4.2.2 老化測試中的嵌入式平臺系統(tǒng)設(shè)計43-46
• 4.3 本章小結(jié)46-47
• 第5章 存儲器老化測試調(diào)試與分析47-53
• 5.1 系統(tǒng)調(diào)試硬件平臺的建立47-48
• 5.2 波形產(chǎn)生電路調(diào)試48-50
• 5.3 波形回檢電路調(diào)試50
• 5.4 系統(tǒng)的整體調(diào)試與分析50-52
• 5.5 本章小結(jié)52-53
• 第6章 總結(jié)與展望53-55
• 6.1 本文工作總結(jié)53
• 6.2 對后續(xù)研究工作的展望53-55
• 致謝55-56
• 參考文獻(xiàn)56-59
• 附錄59

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 許偉達(dá);;IC測試原理-存儲器和邏輯芯片的測試[J];半導(dǎo)體技術(shù);2006年05期

2 劉軍;;淺析算法設(shè)計與算法時間復(fù)雜度[J];電腦知識與技術(shù);2008年14期

3 宮偉斌;;PCB布局布線的一些技巧[J];電子制作;2009年12期

4 張冰;;一種電子產(chǎn)品老化測試系統(tǒng)的設(shè)計與實現(xiàn)[J];工業(yè)控制計算機;2007年08期

5 向哲,鐘玉琢,谷良;超高速存儲器RDRAM的原理與應(yīng)用[J];電子技術(shù)應(yīng)用;1998年04期

6 李溯;MIL—STD—883D方法5004.9篩選程序[J];電子產(chǎn)品可靠性與環(huán)境試驗;1994年04期

7 吳富根;;帶狀線(微帶線)及其傳輸特性[J];光纖與電纜及其應(yīng)用技術(shù);1992年01期

8 雒勇;南秀娟;;高速電路板信號完整性設(shè)計及仿真[J];航空計算技術(shù);2010年02期

9 謝正光;集成電路測試相關(guān)標(biāo)準(zhǔn)研究與探討[J];微電子學(xué);2004年03期

10 馮志宇;高速PCB設(shè)計中的信號完整性和傳輸延時分析[J];天中學(xué)刊;2004年02期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 王義;集成電路低功耗內(nèi)建自測試技術(shù)的研究[D];貴州大學(xué);2009年

本文編號：973000