本文關(guān)鍵詞：基于FPGA的快閃存儲(chǔ)器糾錯(cuò)電路設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： NandFlash ECC BCH碼 FPGA

【摘要】：在現(xiàn)代電子通信技術(shù)飛速發(fā)展的今天,數(shù)據(jù)存儲(chǔ)作為電子通信中的重要組成部分被越來越多的企業(yè)所重視。若因?yàn)榇鎯?chǔ)介質(zhì)中的微小的錯(cuò)誤,而導(dǎo)致重要的文件損壞,這對(duì)企業(yè)來說是巨大的損失。所以現(xiàn)代電子領(lǐng)域,企業(yè)和個(gè)人對(duì)系統(tǒng)的容錯(cuò)性看的非常重要。而解決系統(tǒng)容錯(cuò)性的重要手段就是在電子系統(tǒng)中加入糾錯(cuò)碼(ECC)。 在現(xiàn)代存儲(chǔ)領(lǐng)域中,常用的糾錯(cuò)碼有很多,BCH碼是其中最經(jīng)典的之一。BCH碼因其良好的數(shù)學(xué)迭代結(jié)構(gòu),較為簡(jiǎn)單而規(guī)則的硬件實(shí)現(xiàn),被廣泛應(yīng)用于電子系統(tǒng)的存儲(chǔ)部件中,尤其是在固態(tài)硬盤和U盤這樣的固態(tài)存儲(chǔ)介質(zhì)中。因此對(duì)糾錯(cuò)電路的設(shè)計(jì),是固態(tài)存儲(chǔ)系統(tǒng)中不可缺少的一部分。 本論文首先介紹了固態(tài)存儲(chǔ)主要的構(gòu)成單元NandFlash的結(jié)構(gòu)特點(diǎn)和發(fā)展趨勢(shì),介紹了BCH編解碼的原理,并基于FPGA設(shè)計(jì)了一種應(yīng)用于NandFlash中的糾錯(cuò)電路。糾錯(cuò)電路主要包括解碼電路和編碼電路兩大部分。其中解碼電路采用了一種矩陣計(jì)算的方法,使得編碼速度較傳統(tǒng)的串行編碼電路提升了8倍。解碼電路較為復(fù)雜,分為計(jì)算伴隨式模塊,計(jì)算關(guān)鍵方程模塊以及錢搜索模塊,在計(jì)算伴隨式模塊,采用了與編碼模塊類似的方法,提高了速率；在關(guān)鍵方程計(jì)算模塊采用了IBM算法,避免了求逆的迭代運(yùn)算；在錢搜索采用了短關(guān)鍵路徑的電路,提升了電路的速度。為了保證計(jì)算電路處理數(shù)據(jù)的正確性,同步建立了Matlab的BCH計(jì)算平臺(tái),把電路輸出結(jié)果與Matlab結(jié)果作比較以確定BCH編解碼電路的正確性。 本論文設(shè)計(jì)的電路,均采用并行處理,提高了運(yùn)行速度,節(jié)省了時(shí)鐘周期。在文章的最后,總結(jié)了本論文的工作重點(diǎn)以及不足之處。
【關(guān)鍵詞】：NandFlash ECC BCH碼 FPGA
【學(xué)位授予單位】：山東大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要8-9
• ABSTRACT9-10
• 第1章 緒論10-19
• 1.1 快閃存儲(chǔ)器簡(jiǎn)介10-13
• 1.2 研究背景及意義13-18
• 1.3 論文內(nèi)容安排18-19
• 第2章 ECC理論基礎(chǔ)19-30
• 2.1 ECC技術(shù)概述19-20
• 2.2 BCH碼介紹20-26
• 2.2.1 GF(2~m)域簡(jiǎn)介20-22
• 2.2.2 循環(huán)碼檢錯(cuò)原理22-23
• 2.2.3 BCH編碼原理23
• 2.2.4 BCH解碼原理23-26
• 2.3 BCH碼字的選擇26-30
• 第3章 ECC糾錯(cuò)電路設(shè)計(jì)與FPGA實(shí)現(xiàn)30-53
• 3.1 Altera FPGA及其設(shè)計(jì)流程簡(jiǎn)介30-32
• 3.2 閃存控制系統(tǒng)簡(jiǎn)介與ECC電路設(shè)計(jì)指標(biāo)32-33
• 3.3 BCH編碼電路設(shè)計(jì)與FPGA實(shí)現(xiàn)33-37
• 3.4 BCH解碼電路設(shè)計(jì)與FPGA實(shí)現(xiàn)37-53
• 3.4.1 解碼器整體結(jié)構(gòu)37-38
• 3.4.2 伴隨式計(jì)算模塊設(shè)計(jì)與FPGA實(shí)現(xiàn)38-41
• 3.4.3 關(guān)鍵方程系數(shù)計(jì)算模塊設(shè)計(jì)與FPGA實(shí)現(xiàn)41-44
• 3.4.4 錢搜索電路設(shè)計(jì)與FPGA實(shí)現(xiàn)44-50
• 3.4.5 解碼器模塊級(jí)聯(lián)50-53
• 第4章 ECC電路仿真53-61
• 4.1 BCH編碼電路仿真53-55
• 4.2 BCH解碼電路仿真55-61
• 4.2.1 伴隨式計(jì)算模塊電路仿真55-57
• 4.2.2 關(guān)鍵方程計(jì)算模塊電路仿真57-59
• 4.2.3 錢搜索模塊電路仿真59-60
• 4.2.4 解碼器級(jí)聯(lián)仿真60-61
• 第5章 總結(jié)與展望61-63
• 參考文獻(xiàn)63-67
• 致謝67-68
• 附錄68-76
• 學(xué)位論文評(píng)閱及答辯情況表76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前2條

1 張軍;王志功;胡慶生;肖潔;;高速Berlekamp-Massey算法結(jié)構(gòu)及電路實(shí)現(xiàn)[J];電路與系統(tǒng)學(xué)報(bào);2006年04期

2 潘立陽,朱鈞;Flash存儲(chǔ)器技術(shù)與發(fā)展[J];微電子學(xué);2002年01期

，

本文編號(hào)：971190