本文關(guān)鍵詞：基于DDR4高速并行總線的眼圖分析

  更多相關(guān)文章： 信號完整性 高速并行總線 DDR4 眼圖

【摘要】：隨著電子產(chǎn)業(yè)的發(fā)展,串行總線的應(yīng)用越來越廣泛,但是并行總線仍然有不可取代的地位。傳統(tǒng)的低速并行總線設(shè)計中,互連只需要保證物理上的連通與邏輯功能上的實現(xiàn)即可,但是現(xiàn)在的并行總線單通道的速度已達每秒數(shù)吉比特,高速脈沖的頻譜已進入微波、毫米波波段,與之對應(yīng)的信號完整性問題也越來越明顯。設(shè)計人員將不得不對這些由互連引起的問題做詳細(xì)的評估。通常用于評估互連性能的工具有兩種:最壞眼圖以及誤碼率眼圖。但是,為了得到這兩種眼圖,以往的設(shè)計過程中設(shè)計人員往往需要通過大量的偽隨機碼的仿真,這無疑是一種費時費力的方式。在所有的并行總線中,雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器(Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM)的并行總線的傳輸速率最高,暴露出來的信號完整性問題也最明顯。因此本文以第四代DDR SDRAM(即DDR4)高速并行總線為例,介紹了兩種針對并行總線眼圖求解的快速算法。由于本文基于DDR4系統(tǒng),因此首先介紹了歷代DDR系統(tǒng)的一些基本參數(shù),包括拓?fù)浣Y(jié)構(gòu),時鐘頻率,接口邏輯電平等。除此之外介紹DDR并行總線中面臨的一些信號完整性問題,包括抖動、串?dāng)_以及誤碼率。針對抖動,詳細(xì)介紹了DDR總線中主要考慮的兩種抖動:碼間干擾和占空比失真。介紹了眼圖這一信號完整性工程師的利器,并且詳細(xì)說明了最壞眼圖的成因。同時,通過數(shù)學(xué)公式推導(dǎo)出了系統(tǒng)誤碼率與接收器抖動和噪聲之間的關(guān)系,利用浴盆曲線詳細(xì)解釋了誤碼率眼圖的成因。本文詳細(xì)介紹了兩種計算并行總線眼圖的算法,分別是用于計算并行總線最壞眼圖的矩陣法以及計算總線誤碼率眼圖的單位脈沖響應(yīng)法。矩陣法是對多邊沿響應(yīng)法的改進,矩陣法通過將多個邊沿響應(yīng)波形分組疊加,疊加之后在每個單位間隔內(nèi)取最壞影響的方式將多邊沿響應(yīng)法應(yīng)用于實際,使快速時域仿真法可以應(yīng)用于非線性系統(tǒng),并且提高了最壞眼圖的仿真精度。通過將矩陣法求出的最壞眼圖與最大失真分析法求得的最壞眼圖進行對比,證明了矩陣法的精度高于傳統(tǒng)的最大失真分析法。而單位脈沖響應(yīng)法則基于線性疊加系統(tǒng),首先通過Hspice仿真得出系統(tǒng)的邊沿響應(yīng),將邊沿響應(yīng)合成為單位脈沖響應(yīng),利用不同光標(biāo)位之間的相互疊加快速求得系統(tǒng)的誤碼率眼圖,并開發(fā)出了基于Matlab用戶圖形界面(Matlab Graphical User Interface,Matlab-GUI)的仿真軟件。通過與雙邊沿響應(yīng)法的結(jié)果對比驗證了該算法的正確性。以上兩種算法思想不僅可以用于DDR4并行總線,還可以應(yīng)用于其他的高速并行總線。
【關(guān)鍵詞】：信號完整性 高速并行總線 DDR4 眼圖
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-12
• 符號對照表12-13
• 縮略語對照表13-18
• 第一章 緒論18-22
• 1.1 問題研究的背景—并行總線的信號完整性問題18-19
• 1.2 高速并行總線信號完整性設(shè)計的難點19-20
• 1.3 本文研究內(nèi)容20
• 1.4 論文組織結(jié)構(gòu)20-22
• 第二章 高速DDR內(nèi)存結(jié)構(gòu)與接口22-36
• 2.1 DDR內(nèi)存發(fā)展簡介22-23
• 2.2 DDR總線的拓?fù)浣Y(jié)構(gòu)簡介23-26
• 2.2.1 點對點拓?fù)?/span>23
• 2.2.2 菊花鏈拓?fù)?/span>23-24
• 2.2.3 星形拓?fù)?/span>24
• 2.2.4 樹形拓?fù)?/span>24-25
• 2.2.5 遠端簇形25-26
• 2.3 各代DDR的信號完整性參數(shù)26-28
• 2.4 Bank、Rank及內(nèi)存模塊28-29
• 2.4.1 Bank28-29
• 2.4.2 Rank29
• 2.4.3 內(nèi)存模塊Raw Card29
• 2.5 接口邏輯電平29-32
• 2.5.1 樁線串聯(lián)端接邏輯電平SSTL29-32
• 2.5.2 高速無端接邏輯電平HSUL_1232
• 2.5.3 偽漏極開路邏輯電平POD32
• 2.6 片上端接ODT32-35
• 2.7 寫入校準(zhǔn)（Write Leveling）與讀取校準(zhǔn)（Read Leveling）35-36
• 第三章 影響DDR總線的信號完整性因素36-50
• 3.1 抖動（Jitter）36-40
• 3.1.1 抖動簡介36-37
• 3.1.2 抖動分類37
• 3.1.3 抖動直方圖37
• 3.1.4 數(shù)據(jù)相關(guān)性抖動37-40
• 3.2 誤碼率（Bit Error Rate, BER）40-41
• 3.3 串?dāng)_41-42
• 3.4 眼圖42-50
• 3.4.1 傳統(tǒng)的眼圖42-44
• 3.4.2 誤碼率眼圖44-50
• 第四章 DDR4并行總線的眼圖求解50-72
• 4.1 非線性系統(tǒng)的最壞眼圖求解50-59
• 4.1.1 多邊沿響應(yīng)法簡介50-53
• 4.1.2 仿真平臺53-54
• 4.1.3 非線性系統(tǒng)邊沿響應(yīng)波形的處理54-55
• 4.1.4 解向量55-56
• 4.1.5 矩陣法求最壞影響56-59
• 4.1.6 矩陣法的缺陷59
• 4.2 基于單位脈沖響應(yīng)的誤碼率眼圖求解方法59-72
• 4.2.1 誤碼率的實用性59-60
• 4.2.2 合成單位脈沖響應(yīng)60-61
• 4.2.3 定起點與劃分光標(biāo)61-63
• 4.2.4 計算ISI63-66
• 4.2.5 計算進攻線的串?dāng)_66
• 4.2.6 計算誤碼率眼圖66-67
• 4.2.7 接收端的處理67-72
• 第五章 軟件介紹與成果對比72-80
• 5.1 軟件成果簡介72-74
• 5.2 矩陣法求最壞眼圖的結(jié)果對比74-75
• 5.3 誤碼率眼圖仿真實例分析75-80
• 第六章 總結(jié)與展望80-82
• 參考文獻82-86
• 致謝86-88
• 作者簡介88-89

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 向哲,鐘玉琢,谷良;超高速存儲器RDRAM的原理與應(yīng)用[J];電子技術(shù)應(yīng)用;1998年04期

，

本文編號：945115