本文關(guān)鍵詞：65納米CMOS工藝SRAM靈敏放大器時(shí)序波動特性研究

  更多相關(guān)文章： SRAM 標(biāo)準(zhǔn)偏差 PVT 復(fù)制位線 靈敏放大器

【摘要】：隨著移動互聯(lián)網(wǎng)設(shè)備的流行和各種消費(fèi)類電子產(chǎn)品的快速發(fā)展,微處理器和片上系統(tǒng)SOC的速度、功耗和面積等性能成為滿足市場需求的重要指標(biāo)。加工工藝從180納米到28納米甚至更低,不斷提高晶體管響應(yīng)速度和芯片集成度,同時(shí)加劇了晶體管閾值電壓的波動,給傳統(tǒng)SRAM的一些電路設(shè)計(jì)帶來挑戰(zhàn)。本文以改善靈敏放大器時(shí)序波動性為研究目標(biāo),提出了兩種新型雙端復(fù)制位線電路結(jié)構(gòu),進(jìn)而用于提高SRAM讀操作速度、降低功耗和增加面積利用率。本文的主要工作和創(chuàng)新點(diǎn)如下：一、分析了SRAM的單元組成和工作原理,然后指出了SRAM讀操作為時(shí)序中的關(guān)鍵路徑,并分析時(shí)序穩(wěn)定性的重要性與研究意義,然后介紹傳統(tǒng)的時(shí)鐘電路結(jié)構(gòu),在65納米CMOS工藝下,從統(tǒng)計(jì)學(xué)角度即通過蒙特卡洛仿真,對比了復(fù)制位線延時(shí)與反相器鏈延時(shí),進(jìn)一步驗(yàn)證了復(fù)制位線延時(shí)技術(shù)可以很好的抑制靈敏放大器時(shí)序波動。二、分析了近幾年國內(nèi)外專家提出的如多級復(fù)制位線、數(shù)字復(fù)制位線、雙端復(fù)制位線等幾種復(fù)制位線技術(shù)的工作原理,詳細(xì)介紹了它們的電路結(jié)構(gòu)和工作原理,同時(shí)分析了它們各自的優(yōu)勢及存在的問題,并通過仿真對比分析性能。三、本文提出一種現(xiàn)有技術(shù)結(jié)合的多級雙端復(fù)制位線和兩種新型雙端復(fù)制位線電路結(jié)構(gòu),分別對它們電路結(jié)構(gòu)和工作原理進(jìn)行了詳細(xì)介紹,在不利用輔助電路和基本不增加版圖面積的基礎(chǔ)上,通過反相器連接左邊的復(fù)制位線和右邊復(fù)制位線的字線信號。因此,使波動偏差降為原來的50%左右,從而獲得更優(yōu)的時(shí)序信號,避免了額外的功耗浪費(fèi)并有效縮短SRAM時(shí)鐘周期。在不同的PVT條件下的蒙特卡洛仿真結(jié)果表明,提出的復(fù)制位線電路可以將靈敏放大器時(shí)序波動偏差降低到接近理論值50%左右。
【關(guān)鍵詞】：SRAM 標(biāo)準(zhǔn)偏差 PVT 復(fù)制位線 靈敏放大器
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP333;TN432
【目錄】：

• 摘要3-4
• Abstract4-8
• 第1章 緒論8-14
• 1.1 研究背景和意義8-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-12
• 1.3 論文主要研究工作12-13
• 1.4 論文整體組織結(jié)構(gòu)13-14
• 第2章 SRAM時(shí)序控制電路技術(shù)14-21
• 2.1 SRAM單元基本工作原理14-15
• 2.1.1 讀操作14-15
• 2.1.2 寫操作15
• 2.1.3 數(shù)據(jù)保持15
• 2.2 SRAM關(guān)鍵路徑電路分析15-17
• 2.3 延時(shí)鏈延遲技術(shù)17
• 2.4 傳統(tǒng)復(fù)制位線延遲技術(shù)17-18
• 2.5 傳統(tǒng)復(fù)制位線延時(shí)技術(shù)與反相器鏈延時(shí)技術(shù)的比較18-19
• 2.6 本章小結(jié)19-21
• 第3章 現(xiàn)有的SRAM時(shí)序控制電路技術(shù)21-33
• 3.1 多級復(fù)制位線延遲技術(shù)21-24
• 3.1.1 多級復(fù)制位線技術(shù)的電路結(jié)構(gòu)及工作原理分析21-23
• 3.1.2 多級復(fù)制位線技術(shù)優(yōu)勢及存在的問題23
• 3.1.3 多級復(fù)制位線技術(shù)與傳統(tǒng)復(fù)制位線技術(shù)仿真對比23-24
• 3.2 雙端復(fù)制位線技術(shù)24-27
• 3.2.1 雙端復(fù)制位線技術(shù)的電路結(jié)構(gòu)及工作原理分析24-25
• 3.2.2 雙端復(fù)制位線技術(shù)優(yōu)勢及存在的問題25-26
• 3.2.3 雙端復(fù)制位線技術(shù)與傳統(tǒng)復(fù)制位線技術(shù)仿真對比26-27
• 3.3 數(shù)字復(fù)制位線技術(shù)27-29
• 3.3.1 數(shù)字復(fù)制位線技術(shù)的電路結(jié)構(gòu)及工作原理分析27-28
• 3.3.2 數(shù)字復(fù)制位線技術(shù)的電路存在的問題28-29
• 3.4 多級并行復(fù)制位線延時(shí)累加技術(shù)29-32
• 3.4.1 多級并行復(fù)制位線延時(shí)累加技術(shù)的電路結(jié)構(gòu)與工作原理分析29-31
• 3.4.2 多級并行復(fù)制位線延時(shí)累加技術(shù)電路存在的問題31-32
• 3.5 本章小結(jié)32-33
• 第4章 基于雙邊的改進(jìn)型復(fù)制位線技術(shù)33-49
• 4.1 多級雙端復(fù)制位線技術(shù)原理分析33-35
• 4.1.1 多級雙端復(fù)制位線技術(shù)電路結(jié)構(gòu)33-34
• 4.1.2 多級雙端復(fù)制位線技術(shù)工作原理34-35
• 4.2 新型雙端復(fù)制位線技術(shù)及其改進(jìn)結(jié)構(gòu)的原理分析35-39
• 4.2.1 新型雙端復(fù)制位線技術(shù)電路結(jié)構(gòu)35-36
• 4.2.2 新型雙端復(fù)制位線技術(shù)工作原理36-37
• 4.2.3 新型雙端復(fù)制位線技術(shù)的改進(jìn)結(jié)構(gòu)37-38
• 4.2.4 新型雙端復(fù)制位線技術(shù)改進(jìn)結(jié)構(gòu)的工作原理38-39
• 4.3 仿真結(jié)果對比分析39-48
• 4.3.1 蒙特卡洛方法39-40
• 4.3.2 多級雙端復(fù)制位線仿真結(jié)果40-41
• 4.3.3 新型雙端復(fù)制位線及其改進(jìn)結(jié)構(gòu)仿真結(jié)果41-48
• 4.4 本章小結(jié)48-49
• 第5章 總結(jié)與展望49-51
• 5.1 總結(jié)49
• 5.2 展望49-51
• 參考文獻(xiàn)51-56
• 圖表目錄56-58
• 致謝58-59
• 攻讀學(xué)位期間取得的學(xué)術(shù)成果59

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 陳險(xiǎn)峰;陳文橋;王玉科;蘇鳳蓮;郭強(qiáng);簡維廷;;NROM器件位線失效分析[J];中國集成電路;2009年08期

2 劉其龍;丁夏夏;李瑞興;吳秀龍;譚守標(biāo);;一種降低高性能SRAM過大位線漏電流的方法[J];微電子學(xué);2013年04期

3 趙訓(xùn)彤;賀光輝;;一種提高SRAM寫能力的自適應(yīng)負(fù)位線電路設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2014年05期

4 艾延寶;;α粒子在大規(guī)模集成電路中引起的軟誤差及降低軟誤差的措施[J];雞西大學(xué)學(xué)報(bào);2003年03期

5 知名定清,倪沛然;采用多晶硅位線增大單元電容量的MK4164型64KDRAM[J];微電子學(xué);1983年03期

6 高寧;施亮;侯衛(wèi)華;于宗光;;用于SRAM的低功耗位線結(jié)構(gòu)[J];半導(dǎo)體技術(shù);2006年12期

7 顧明;薛駿;楊軍;;低位線擺幅的低功耗SRAM設(shè)計(jì)[J];電路與系統(tǒng)學(xué)報(bào);2006年06期

8 潘立陽,朱鈞,劉楷,劉志宏,曾瑩;采用源極增強(qiáng)帶帶隧穿熱電子注入編程的新型p溝選擇分裂位線NOR快閃存貯器(英文)[J];半導(dǎo)體學(xué)報(bào);2002年10期

9 馬晨;劉博楠;;基于位線循環(huán)充電SRAM模式的自定時(shí)電路設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2010年17期

10 ;[J];;年期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 陶有武;65納米CMOS工藝SRAM靈敏放大器時(shí)序波動特性研究[D];安徽大學(xué);2016年

2 李瑞興;位線漏電流對高速SRAM設(shè)計(jì)的影響與對應(yīng)消除技術(shù)[D];安徽大學(xué);2012年

3 周全;高速低功耗SRAM的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

，

本文編號：941741