本文關(guān)鍵詞：多級門控時鐘網(wǎng)絡(luò)設(shè)計(jì)優(yōu)化

  更多相關(guān)文章： 時鐘樹 時鐘偏差 門控時鐘 混合時鐘樹

【摘要】：隨著集成電路制造工藝的不斷縮小,工藝和環(huán)境的變化對器件和互連線延時的影響變得越來越明顯。在納米工藝下,工藝和環(huán)境的變化通常以片上誤差(OCV)的形式出現(xiàn)在多模式多端角(MMMC)的時序簽核中。在較大規(guī)模的高性能微處理器設(shè)計(jì)中,由于時鐘網(wǎng)絡(luò)的傳播延時較大,片上誤差將導(dǎo)致較大的時鐘不確定性,成為制約芯片時序收斂的重要因素之一。增加時鐘網(wǎng)絡(luò)上公共路徑所占的比重是降低片上誤差影響的有效方法之一。為降低芯片功耗,當(dāng)前主流的高性能芯片設(shè)計(jì)往往會采用門控時鐘技術(shù),在時鐘路徑上添加大量門控時鐘單元來關(guān)閉不需要開啟的寄存器。門控時鐘的插入增加了時鐘結(jié)構(gòu)的分支,導(dǎo)致時鐘公共路徑所占的比重銳減,使得片上誤差對時序收斂的影響越來越嚴(yán)重。根據(jù)40納米工藝下YHFT-XX高性能微處理器芯片的設(shè)計(jì)需求,本文針對時鐘網(wǎng)絡(luò)的設(shè)計(jì)優(yōu)化開展了以下幾個方面的研究:一、分析了納米工藝下的片上誤差(OCV)、PVT組合及門控時鐘等因素對時鐘網(wǎng)絡(luò)性能的影響。為了時序簽核的可靠性,引入片上誤差因素的多模式多端角時序分析方法增大了時鐘網(wǎng)絡(luò)的不確定性,而多級門控時鐘邏輯的插入,增加了時鐘網(wǎng)絡(luò)設(shè)計(jì)的復(fù)雜度,減少了時鐘公共路徑所占比重,導(dǎo)致時序收斂的難度進(jìn)一步增大。二、為了減少多級門控時鐘設(shè)計(jì)的時鐘偏差,增加時鐘公共路徑所占比重,本文提出三個算法依次對時鐘結(jié)構(gòu)進(jìn)行優(yōu)化:首先采用門控時鐘使能邏輯的重組算法,將多級門控時鐘合并為一級;其次搜索合并新增的冗余邏輯門組;然后對扇出較大的門控時鐘進(jìn)行復(fù)制。優(yōu)化之后的時鐘結(jié)構(gòu)只剩下一級門控時鐘,且每個門控時鐘控制的時鐘葉節(jié)點(diǎn)更加均衡,非常有利于增加公共路徑所占比重。三、分析對比了常用的時鐘拓?fù)浣Y(jié)構(gòu),設(shè)計(jì)實(shí)現(xiàn)了一種基于mesh結(jié)構(gòu)和平衡樹的混合時鐘樹結(jié)構(gòu)。這種結(jié)構(gòu)結(jié)合了mesh和平衡樹兩種拓?fù)浣Y(jié)構(gòu)的優(yōu)點(diǎn),能最大程度增加時鐘公共路徑所占的比重,從而減小時鐘網(wǎng)絡(luò)的偏差,有利于芯片設(shè)計(jì)的時序收斂。本文將時鐘結(jié)構(gòu)優(yōu)化應(yīng)用到Y(jié)HFT-XX內(nèi)核的物理設(shè)計(jì)過程中,然后使用工具自動進(jìn)行時鐘樹綜合,與原時鐘結(jié)構(gòu)相比,同一條路徑的時鐘偏差減小了21.7%,時序違反減少了19.7%。然后對優(yōu)化后的時鐘結(jié)構(gòu)進(jìn)行混合時鐘樹綜合,與工具自動進(jìn)行時鐘樹綜合相比,同一條路徑時鐘偏差進(jìn)一步減小39.3%,時序違反進(jìn)一步減小12.6%。時鐘結(jié)構(gòu)優(yōu)化和混合時鐘樹的應(yīng)用減少了多級門控時鐘設(shè)計(jì)的時鐘偏差,時序得到優(yōu)化。
【關(guān)鍵詞】：時鐘樹 時鐘偏差 門控時鐘 混合時鐘樹
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP332;TN402
【目錄】：

• 摘要9-10
• ABSTRACT10-12
• 第一章 緒論12-16
• 1.1 課題研究背景12-13
• 1.2 課題相關(guān)研究13
• 1.3 本文主要工作13-16
• 第二章 納米工藝下時鐘樹分析16-30
• 2.1 靜態(tài)時序分析及時鐘偏差16-18
• 2.1.1 靜態(tài)時序分析16-17
• 2.1.2 時鐘偏差17-18
• 2.2 片上誤差和共同路徑悲觀去除對時鐘樹的影響18-20
• 2.2.1 片上誤差18-19
• 2.2.2 共同路徑悲觀去除19-20
• 2.3 多模式多端角對時鐘樹的影響20-23
• 2.3.1 多模式多端角20-22
• 2.3.2 多端角下時鐘偏差的變化22-23
• 2.4 門控時鐘對時鐘樹的影響23-28
• 2.4.1 門控時鐘技術(shù)23-25
• 2.4.2 門控時鐘對時鐘樹綜合的影響25-28
• 2.5 本章總結(jié)28-30
• 第三章 多級門控時鐘結(jié)構(gòu)優(yōu)化30-45
• 3.1 門控時鐘降級30-35
• 3.1.1 門控時鐘降級方法30-31
• 3.1.2 邏輯門組的選擇31-34
• 3.1.3 門控時鐘降級流程34-35
• 3.2 邏輯門組合并35-39
• 3.2.1 邏輯門組合并方法35-37
• 3.2.2 合并邏輯門組流程37-39
• 3.3 門控時鐘復(fù)制39-42
• 3.3.1 門控時鐘復(fù)制方法39-41
• 3.3.2 門控時鐘復(fù)制流程41-42
• 3.4 門控時鐘結(jié)構(gòu)優(yōu)化對設(shè)計(jì)產(chǎn)生的影響42-44
• 3.5 本章總結(jié)44-45
• 第四章 時鐘樹的選擇與實(shí)現(xiàn)45-57
• 4.1 時鐘樹結(jié)構(gòu)45-49
• 4.1.1 時鐘樹結(jié)構(gòu)45-48
• 4.1.2 各種時鐘樹的對比48-49
• 4.2 混合時鐘樹的實(shí)現(xiàn)49-56
• 4.2.1 混合時鐘樹49-50
• 4.2.2 IC Compiler實(shí)現(xiàn)混合時鐘樹流程50-56
• 4.3 本章總結(jié)56-57
• 第五章 實(shí)驗(yàn)與分析57-64
• 5.1 設(shè)計(jì)的基本概況57-58
• 5.2 YHFT-XX時鐘結(jié)構(gòu)優(yōu)化58-60
• 5.3 時鐘結(jié)構(gòu)優(yōu)化后自動時鐘樹綜合60-61
• 5.4 時鐘結(jié)構(gòu)優(yōu)化后混合時鐘樹綜合61-63
• 5.5 本章總結(jié)63-64
• 第六章 總結(jié)和展望64-66
• 6.1 總結(jié)64
• 6.2 展望64-66
• 致謝66-67
• 參考文獻(xiàn)67-70
• 作者在學(xué)期間取得的學(xué)術(shù)成果70

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 張永新,陸生禮,茆邦琴;門控時鐘的低功耗設(shè)計(jì)技術(shù)[J];微電子學(xué)與計(jì)算機(jī);2004年01期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前4條

1 劉元龍;基于路徑的OCV分析方法研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

2 楊正強(qiáng);網(wǎng)格型時鐘自動綜合的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

3 張國強(qiáng);多級有用時鐘偏差技術(shù)的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2012年

4 西西志華;時鐘樹有用偏差優(yōu)化的高效實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2012年

，

本文編號：918517