本文關(guān)鍵詞：陣列眾核處理器上的高效歸并排序算法

  更多相關(guān)文章： 陣列眾核 歸并排序 排序網(wǎng)絡(luò) 單指令多數(shù)據(jù)流 單程序多數(shù)據(jù)流 片上通信

【摘要】：排序是計(jì)算機(jī)科學(xué)中最基本的問(wèn)題之一,隨著眾核處理器結(jié)構(gòu)的不斷發(fā)展,設(shè)計(jì)眾核結(jié)構(gòu)上的高效排序算法具有重要意義.眾核處理器的一個(gè)重要方向是陣列眾核處理器,根據(jù)陣列眾核處理器的結(jié)構(gòu)特點(diǎn),提出了2種面向陣列眾核結(jié)構(gòu)的高效歸并排序算法,通過(guò)利用DMA(direct memory access)多緩沖機(jī)制提高訪存效率、深度平衡歸并策略保持眾多核心之間的負(fù)載均衡、SIMD(single instruction multiple data)歸并方法提高歸并計(jì)算效率以及片上交換歸并策略提高片上數(shù)據(jù)重用率,大幅度提高了陣列眾核處理器的排序性能.在異構(gòu)融合陣列眾核處理器DFMC(deeply-fused many-core)原型系統(tǒng)的實(shí)驗(yàn)結(jié)果表明,算法排序速度達(dá)647MKeys/s(million keys per second),其排序效率(排序速度/峰值性能)是NVIDIA GPU上最快的歸并排序算法(GTX580平臺(tái))的3.3倍,是Intel Xeon Phi上最快的歸并排序算法的2.7倍.最后,建立了陣列眾核處理器上歸并排序算法的性能分析模型,利用該模型分析了主要結(jié)構(gòu)參數(shù)與算法性能的關(guān)系,對(duì)陣列眾核處理器的研究有一定的指導(dǎo)意義.
【作者單位】： 江南計(jì)算技術(shù)研究所;
【關(guān)鍵詞】： 陣列眾核 歸并排序 排序網(wǎng)絡(luò) 單指令多數(shù)據(jù)流 單程序多數(shù)據(jù)流 片上通信
【基金】：國(guó)家“八六三”高技術(shù)研究發(fā)展計(jì)劃基金項(xiàng)目(2014AA01A301) “核高基”國(guó)家科技重大專(zhuān)項(xiàng)基金項(xiàng)目(2013zx0102-8001-001-001)~~
【分類(lèi)號(hào)】：TP301.6;TP332
【正文快照】： 排序是計(jì)算機(jī)科學(xué)及算法研究中最基本、最重要的研究問(wèn)題之一[1],是數(shù)據(jù)庫(kù)、圖運(yùn)算、科學(xué)計(jì)算以及大數(shù)據(jù)等諸多重要應(yīng)用的基礎(chǔ),排序效率對(duì)這些應(yīng)用程序的性能有重要的影響,在不同計(jì)算平臺(tái)和環(huán)境上不斷提高排序的性能,具有重要的現(xiàn)實(shí)意義.近年來(lái),眾核處理器在學(xué)術(shù)界和工業(yè)界得

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 闞圣哲;曹宗雁;;眾核GPU上雙調(diào)歸并排序的優(yōu)化[J];科研信息化技術(shù)與應(yīng)用;2011年05期

，

本文編號(hào)：902073