本文關(guān)鍵詞：可重構(gòu)處理器的功能改進與EJTAG設(shè)計

  更多相關(guān)文章： 集成電路 調(diào)試方法學 可重專用構(gòu)處理器 片上調(diào)試 EJTAG 功能完善

【摘要】：隨著集成電路技術(shù)的快速發(fā)展,芯片系統(tǒng)的規(guī)模越來越大,芯片系統(tǒng)的調(diào)試問題也變得越來越復(fù)雜和關(guān)鍵�；谛酒到y(tǒng)的調(diào)試方法學經(jīng)過二十多年的發(fā)展,已經(jīng)在芯片設(shè)計領(lǐng)域占據(jù)舉足輕重的地位。根據(jù)芯片和應(yīng)用場景的不同,調(diào)試方法學可以劃分為幾個不同的種類,主要包括軟件仿真調(diào)試、在線仿真調(diào)試和片上調(diào)試這三種調(diào)試方法。隨著片上系統(tǒng)的時鐘頻率不斷提高,結(jié)構(gòu)越來越復(fù)雜,以及多核技術(shù)的不斷發(fā)展,調(diào)試方法學的發(fā)展面臨著重大的挑戰(zhàn)和廣闊的發(fā)展空間。本論文介紹了一款可重構(gòu)專用處理器,通過粗粒度的靜態(tài)配置方式改變基本運算單元的拓撲結(jié)構(gòu)和互連關(guān)系,以資源復(fù)用的方式實現(xiàn)多種算法類型的硬件加速�；诖丝芍貥�(gòu)處理器完成EJTAG片上調(diào)試功能的設(shè)計實現(xiàn),包括EJTAG接口的設(shè)計和內(nèi)嵌調(diào)試模塊的設(shè)計。通過EJTAG接口串行輸入或輸出數(shù)據(jù)和指令,內(nèi)嵌調(diào)試模塊解析調(diào)試指令,實現(xiàn)硬件斷點和內(nèi)存讀寫操作。除此之外,本文對現(xiàn)有版本的可重構(gòu)處理器的一些功能上的缺陷作出了相應(yīng)的完善,并通過實驗進行了所有功能的驗證。本論文的主要貢獻有：1.在可重構(gòu)處理內(nèi)部實現(xiàn)了EJTAG內(nèi)嵌調(diào)試模塊,并在TMSC 40nm工藝下流片,經(jīng)測試功能符合設(shè)計要求；2.對現(xiàn)有版本的可重構(gòu)專用處理器做了一些優(yōu)化使其性能有所提高,主要有以下三點：首先,更改了RASP作為主設(shè)備時的取指方式,加快了取指的效率；其次,增加一個運算異常中斷信號,提高了查錯效率；最后,在工作方式上增加一個直通模式,便于檢測DMA通道的正確性。
【關(guān)鍵詞】：集成電路 調(diào)試方法學 可重專用構(gòu)處理器 片上調(diào)試 EJTAG 功能完善
【學位授予單位】：南京大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP332
【目錄】：

• 摘要4-6
• Abstract6-14
• 第一章 緒論14-21
• 1.1 課題背景14
• 1.2 調(diào)試技術(shù)的發(fā)展14-19
• 1.2.1 軟件模擬調(diào)試15
• 1.2.2 ICE調(diào)試15-16
• 1.2.3 OCD調(diào)試16-19
• 1.3 課題來源19
• 1.4 論文組織結(jié)構(gòu)19-21
• 第二章 可重構(gòu)專用處理器核介紹21-36
• 2.1 可重構(gòu)處理器整體架構(gòu)及功能概述21-24
• 2.2 RASP內(nèi)部主要組成模塊介紹24-31
• 2.2.1 主控制器24-26
• 2.2.2 重構(gòu)控制器26-27
• 2.2.3 可重構(gòu)計算陣列27-28
• 2.2.4 存儲器分配28-29
• 2.2.5 AXI接口模塊29-30
• 2.2.6 DMA30-31
• 2.3 RASP核工作方式31-32
• 2.4 RASP核重構(gòu)實現(xiàn)流程32-35
• 2.5 本章小結(jié)35-36
• 第三章 邊界掃描測試技術(shù)(JTAG)36-47
• 3.1 JTAG簡介36
• 3.2 邊界掃描的概念36-37
• 3.3 EJTAG設(shè)計原理37-46
• 3.3.1 TAP控制器38-41
• 3.3.2 EJTAG指令系統(tǒng)41-45
• 3.3.3 EJTAG數(shù)據(jù)寄存器45-46
• 3.4 本章小結(jié)46-47
• 第四章 EJTAG調(diào)試功能的設(shè)計實現(xiàn)47-69
• 4.1 RASP EJTAG DEBUG功能概述47
• 4.2 RASP EJTAG DEBUG結(jié)構(gòu)框圖47-48
• 4.3 EJTAG TAP模塊的設(shè)計48-52
• 4.3.1 TAP接口信號48-49
• 4.3.2 RASP EJTAG指令系統(tǒng)49-50
• 4.3.3 EJTAG ECR寄存器描述50-52
• 4.4 RASP主控制器內(nèi)部調(diào)試模塊的設(shè)計52-63
• 4.4.1 EJTAG調(diào)試通道52-53
• 4.4.2 RASP主控制器中調(diào)試相關(guān)寄存器53-61
• 4.4.3 硬件斷點設(shè)置61-63
• 4.5 EJTAG調(diào)試流程63-68
• 4.5.1 TAP控制器讀寫RASP內(nèi)部寄存器的過程63-65
• 4.5.2 RASP主控制器內(nèi)嵌調(diào)試過程65-68
• 4.6 本章小結(jié)68-69
• 第五章 RASP功能改進設(shè)計69-78
• 5.1 功能需求分析69
• 5.2 DMA取指模塊設(shè)計69-71
• 5.2.1 模塊設(shè)計描述70
• 5.2.2 模塊架構(gòu)圖70-71
• 5.2.3 模塊接口信號描述71
• 5.2.4 性能優(yōu)化71
• 5.3 異常中斷設(shè)計71-74
• 5.3.1 功能要點72
• 5.3.2 具體設(shè)計描述72-73
• 5.3.3 寄存器信號描述73-74
• 5.4 直通模式設(shè)計74-77
• 5.4.1 具體設(shè)計描述74-75
• 5.4.2 DMA轉(zhuǎn)置傳輸寄存器信息75-77
• 5.5 本章小結(jié)77-78
• 第六章 調(diào)試及改進功能驗證78-89
• 6.1 EJTAG調(diào)試功能驗證78-83
• 6.1.1 EJTAG調(diào)試驗證平臺78-79
• 6.1.2 EJTAG驗證方案及驗證流程79-81
• 6.1.3 EJTAG調(diào)試功能仿真演示81-83
• 6.2 RASP改進功能驗證83-88
• 6.2.1 RASP驗證平臺83
• 6.2.2 RASP改進功能驗證方案83-84
• 6.2.3 RASP改進功能仿真結(jié)果84-88
• 6.3 本章小結(jié)88-89
• 第七章 總結(jié)與展望89-90
• 7.1 全文總結(jié)89
• 7.2 工作展望89-90
• 參考文獻90-94
• 致謝94-95

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 張雅娟;戴勝華;;JTAG基本原理及仿真器性能比較[J];單片機與嵌入式系統(tǒng)應(yīng)用;2007年05期

2 周平;馬捷中;;基于開源虛擬機的模擬設(shè)備的設(shè)計與實現(xiàn)[J];電子設(shè)計工程;2011年18期

3 朱建培;;基于龍芯一號IP核的EJTAG調(diào)試[J];單片機與嵌入式系統(tǒng)應(yīng)用;2008年04期

4 吳皓,劉鵬;基于JTAG的DSP處理器嵌入式調(diào)試接口設(shè)計[J];計算機工程;2005年01期

5 杜海濤;;基于JTAG的Flash在線編程[J];科技信息(科學教研);2008年23期

6 胡越黎;經(jīng)文怡;宣祥光;;基于NanoSim-VCS的芯片級混合信號驗證[J];上海大學學報(自然科學版);2009年01期

7 沈沙,沈泊,章倩苓;一種帶有流水線追蹤器的JTAG ICE調(diào)試電路設(shè)計[J];微電子學與計算機;2004年07期

8 牛春平,常天慶,陳圣儉,任哲平;應(yīng)用邊界掃描技術(shù)提高電路板可測試性的兩種優(yōu)化問題[J];微電子學與計算機;2004年11期

9 金輝;華斯亮;張鐵軍;侯朝煥;;基于JTAG標準的處理器片上調(diào)試的分析和實現(xiàn)[J];微電子學與計算機;2007年06期

10 劉明云,李桂祥,張賢志;基于邊界掃描的板級動態(tài)掃描鏈路設(shè)計策略[J];現(xiàn)代雷達;2005年01期

中國博士學位論文全文數(shù)據(jù)庫 前1條

1 羅賽;可重構(gòu)計算系統(tǒng)體系結(jié)構(gòu)研究與實現(xiàn)[D];中國科學技術(shù)大學;2006年

中國碩士學位論文全文數(shù)據(jù)庫 前8條

1 黃紅燕;嵌入式系統(tǒng)調(diào)試技術(shù)的分析與設(shè)計[D];浙江大學;2006年

2 嚴明;嵌入式微處理器可測性設(shè)計與片上調(diào)試技術(shù)的研究與實現(xiàn)[D];國防科學技術(shù)大學;2005年

3 徐宗霖;基于JTAG口的ARM編程器研究與開發(fā)[D];浙江工業(yè)大學;2007年

4 吳亞杰;基于EJTAG的OCD調(diào)試方案的研究與實現(xiàn)[D];中國海洋大學;2012年

5 勾傳龍;基于FPGA的MCU通用仿真器設(shè)計[D];西安電子科技大學;2013年

6 鐘逸;龍芯3A環(huán)境下的EJTAG調(diào)試技術(shù)[D];華中科技大學;2013年

7 徐攀;基于JTAG的芯片互連測試技術(shù)的研究與實現(xiàn)[D];西安電子科技大學;2014年

8 江正斌;基于USB接口MCU在線仿真器研究與設(shè)計[D];河北工業(yè)大學;2014年

，

本文編號：901624