時鐘共享多線程處理器通信機制的設(shè)計與實現(xiàn)
發(fā)布時間：2017-09-21 15:06
本文關(guān)鍵詞：時鐘共享多線程處理器通信機制的設(shè)計與實現(xiàn)
更多相關(guān)文章： 時鐘共享多線程 近鄰?fù)ㄐ?/b> 線程間通信
【摘要】：多核多線程處理器~([1])是并行技術(shù)的一個發(fā)展方向,基于多核多線程處理器,提出了一種時鐘共享多線程處理器。該處理器有近鄰?fù)ㄐ藕途�程間通信兩種通信機制,近鄰?fù)ㄐ挪捎媒徆蚕鞦IFO來傳遞信息,線程間通信通過線程間共享存儲來傳遞信息,這樣可以提高處理器的資源利用率和并行執(zhí)行能力。
【作者單位】： 西安郵電大學(xué)計算機學(xué)院;西安郵電大學(xué)電子工程學(xué)院;
【關(guān)鍵詞】： 時鐘共享多線程 近鄰?fù)ㄐ?/strong> 線程間通信
【基金】：國家自然科學(xué)基金(61136002) 陜西省科學(xué)技術(shù)研究發(fā)展計劃(2011K06-47) 陜西省重點學(xué)科建設(shè)西郵計算機體系結(jié)構(gòu)項目資助
【分類號】：TP332
【正文快照】： 0引言隨著并行技術(shù)的不斷發(fā)展,如何更好地提高處理器性能成為設(shè)計者急需解決的問題。傳統(tǒng)處理器通過開發(fā)指令級并行(Instruction Level Parallelism,ILP)來提高處理器的性能,但硬件的復(fù)雜度及功耗等因素影響了處理器的性能。因此設(shè)計者們紛紛把目光投向更高層次的并行-線程級，
本文編號：895243
本文鏈接：http://sikaile.net/kejilunwen/jisuanjikexuelunwen/895243.html
最近更新
教材專著
