本文關(guān)鍵詞：基于FPGA的脫機高速圖像存儲系統(tǒng)設(shè)計

  更多相關(guān)文章： 圖像存儲 SATA控制器 DDR SDRAM SATA硬盤

【摘要】：近年來,隨著光電信息技術(shù)與其它學(xué)科技術(shù)的高速發(fā)展,人們在獲取事物信息的手段變得越來越先進,進而導(dǎo)致信息量的爆發(fā)式增長。所以信息存儲技術(shù)越來越受到人們的重視,尤其是在高速的信息儲存方面正在制約著人們對于事物細節(jié)信息的獲取。因此,對高速存儲系統(tǒng)的設(shè)計和研究,就成了一件非常有意義的工作。本文在查閱了大量相關(guān)的資料,結(jié)合系統(tǒng)設(shè)計的各項指標要求以及現(xiàn)有的系統(tǒng)設(shè)計方案后,考慮在設(shè)計中采用SATAⅡ接口技術(shù),使用帶有專門吉比特收發(fā)器接口的賽靈思Spartan-6 FPGA芯片(XC6SLX25T)作為系統(tǒng)的主控制芯片,以DDR SDRAM作為系統(tǒng)的高速大容量緩存,以固態(tài)硬盤作為大容量高速存儲設(shè)備,設(shè)計制作了基于FPGA的脫機大容量高速圖像存儲系統(tǒng)。本文從系統(tǒng)設(shè)計方案論證與定型、系統(tǒng)的硬件設(shè)計、相關(guān)的協(xié)議分析與實現(xiàn)和系統(tǒng)各模塊的仿真和驗證等幾個方面進行了詳細的論述:首先,通過查閱相關(guān)資料,通過對IED接口方案、PCI接口方案、PCI-E接口方案以及SATA接口方案的詳細論述與對比,結(jié)合系統(tǒng)的設(shè)計要求,決定使用帶有SATA接口的系統(tǒng)設(shè)計方案,最終確定了相關(guān)的芯片型號。其次,根據(jù)所使用的芯片制作了數(shù)據(jù)采集模塊電路、DDR模塊電路、SATA相關(guān)模塊以及一些外圍電路并給出了原理圖,闡述了相關(guān)的協(xié)議以及在PCB設(shè)計方面布局布線方面的一些注意事項,并重點介紹了DDR控制協(xié)議及DDR控制器的FPGA設(shè)計流程。再次,重點闡述了SATA的傳輸協(xié)議以及SATA應(yīng)用層、傳輸層、鏈路層以及物理層的FPGA設(shè)計及結(jié)構(gòu)框架,并介紹了SATA應(yīng)用層中映像寄存器的使用,即SATA控制器的操作與使用。最后,是系統(tǒng)的相關(guān)仿真與驗證部分,介紹了DDR SDRAM模塊的讀操作與寫操作的仿真,SATA硬件部分GTP模塊的仿真和實驗設(shè)計與驗證結(jié)果,以及SATA控制器各個層級的FPGA驗證,并給出了chipscope時序圖。經(jīng)過測試表明,各項測試結(jié)果達到預(yù)期目標。
【關(guān)鍵詞】：圖像存儲 SATA控制器 DDR SDRAM SATA硬盤
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP333;TN791
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 緒論9-16
• 1.1 引言9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-14
• 1.3 本課題研究意義14
• 1.4 本文主要內(nèi)容14-16
• 第二章 系統(tǒng)方案設(shè)計16-25
• 2.1 系統(tǒng)設(shè)計要求16-17
• 2.2 幾種圖像存儲方案的闡述17-22
• 2.2.1 基于JMH330/JMH330S的方案17-18
• 2.2.2 PCI轉(zhuǎn)接SATA接.方案18-20
• 2.2.3 PCI-E轉(zhuǎn)SATA接.方案20-21
• 2.2.4 FPGA直接控制SATA硬盤方案21-22
• 2.3 方案確定及芯片選擇22-24
• 2.4 本章小結(jié)24-25
• 第三章 系統(tǒng)的硬件電路設(shè)計25-45
• 3.1 圖像輸入模塊25-31
• 3.1.1 DVI視頻輸出格式26-27
• 3.1.2 DVI輸出電路27-29
• 3.1.3 DVI布線注意事項29
• 3.1.4 DDC接.設(shè)計29-31
• 3.2 DDR SDRAM模塊電路設(shè)計31-39
• 3.2.1 DDR SDRAM硬件設(shè)計32-34
• 3.2.2 DDR SDRAM工作原理34-37
• 3.2.3 DDR SDRAM接.設(shè)計37-39
• 3.3 系統(tǒng)外圍電路設(shè)計39-44
• 3.3.1 SATA參考時鐘電路設(shè)計39-40
• 3.3.2 電源系統(tǒng)設(shè)計40-42
• 3.3.3 FPGA應(yīng)用程序配置電路設(shè)計42-44
• 3.4 本章小結(jié)44-45
• 第四章 SATA控制器原理及實現(xiàn)45-64
• 4.1 SATA控制器的架構(gòu)45-47
• 4.2 SATA的數(shù)據(jù)傳輸47-52
• 4.2.1 基元、幀和FIS47-48
• 4.2.2 數(shù)據(jù)的同步與校驗48-52
• 4.2.2.1 數(shù)據(jù)的同步48-49
• 4.2.2.2 數(shù)據(jù)的編碼與校驗49-50
• 4.2.2.3 OOB信號的初始化50-52
• 4.3 SATA控制器的FPGA設(shè)計52-63
• 4.3.1 物理層設(shè)計52-55
• 4.3.2 SATA鏈路層55-59
• 4.3.3 傳輸層或命令層59-62
• 4.3.4 SATA應(yīng)用層62-63
• 4.4 本章小節(jié)63-64
• 第五章 系統(tǒng)各個模塊的仿真、實驗及結(jié)果分析64-73
• 5.1 系統(tǒng)設(shè)計的綜合64-67
• 5.2 DDR SARAM控制器仿真67-69
• 5.3 SATA模塊驗證69-72
• 5.3.1 SATA硬件電路測試69-70
• 5.3.2 SATA控制器的測試70-72
• 5.4 本章小結(jié)72-73
• 第六章 總結(jié)與展望73-75
• 6.1 課題總結(jié)73-74
• 6.1.1 論文主要工作73
• 6.1.2 論文創(chuàng)新點73-74
• 6.2 課題展望74-75
• 致謝75-76
• 參考文獻76-79
• 附錄79-83

【參考文獻】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 馮永茂;DVI—數(shù)字視頻接口的應(yīng)用研究[D];中國科學(xué)院研究生院（長春光學(xué)精密機械與物理研究所）;2004年

，

本文編號：849044