發(fā)布時(shí)間：2017-09-08 18:49

  本文關(guān)鍵詞：基于FPGA的可配置IIC總線接口設(shè)計(jì)

  更多相關(guān)文章： FPGA IIC總線接口 Verilog HDL 可配置 仿真驗(yàn)證

【摘要】：針對(duì)傳統(tǒng)IIC總線接口的FPGA設(shè)計(jì)可重用性不高的問題,提出了一種基于FPGA的可配置IIC總線接口設(shè)計(jì)方案。該方案采用同步有限狀態(tài)機(jī)設(shè)計(jì)方法和硬件描述語言Verilog HDL,對(duì)IIC總線的數(shù)據(jù)傳輸時(shí)序進(jìn)行模塊化設(shè)計(jì),采用Signal Tap II對(duì)設(shè)計(jì)模塊進(jìn)行仿真驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,該設(shè)計(jì)接口作為一種主控制器接口,可實(shí)現(xiàn)與具有IIC總線接口的從機(jī)器件100 kbyte/s和400 kbyte/s的可靠數(shù)據(jù)傳輸。該方案具有可重用度高、可配置性強(qiáng)、控制靈活等優(yōu)點(diǎn),并已成功運(yùn)用于工程實(shí)踐中。
【作者單位】： 天津中德職業(yè)技術(shù)學(xué)院電氣與能源學(xué)院;上海交通大學(xué)上海市復(fù)雜薄板結(jié)構(gòu)數(shù)字化制造重點(diǎn)實(shí)驗(yàn)室;暨南大學(xué)珠海校區(qū);
【關(guān)鍵詞】： FPGA IIC總線接口 Verilog HDL 可配置 仿真驗(yàn)證
【分類號(hào)】：TP334.7
【正文快照】： IIC總線(Inter Integrated Circuit bus)是Philips公司開發(fā)的一種用于芯片間通訊的串行傳輸總線,它僅需串行時(shí)鐘線SCL和串行數(shù)據(jù)線SDA兩根信號(hào)線,即可實(shí)現(xiàn)全雙工同步數(shù)據(jù)傳送,能夠極方便地構(gòu)成多機(jī)系統(tǒng)和外圍器件擴(kuò)展系統(tǒng),在現(xiàn)代電子設(shè)計(jì)系統(tǒng)中得到越來越廣泛的應(yīng)用,并已經(jīng)成

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前4條

1 凌六一 ,伍龍;基于軟件模擬的51單片機(jī)IIC總線的實(shí)現(xiàn)[J];電子技術(shù);2004年05期

2 徐廣振;張茂青;王力;黃穎;;基于IIC總線的鍵盤讀取[J];江蘇電器;2007年04期

3 邢武,姚玉寶,李鋒,陳家林;PIC控制器中的IIC多主通信[J];電子技術(shù);2001年04期

4 ;[J];;年期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 周干民;8位微處理器與IIC總線接口軟核的設(shè)計(jì)與研究[D];合肥工業(yè)大學(xué);2001年

，

本文編號(hào)：815725