本文關(guān)鍵詞：高性能DSP內(nèi)核物理設(shè)計(jì)的時(shí)序優(yōu)化

  更多相關(guān)文章： 時(shí)序優(yōu)化 手工半定制 時(shí)鐘樹 時(shí)鐘工程變更計(jì)劃 低閾值替換

【摘要】：隨著工藝尺寸的縮減,集成度增強(qiáng),設(shè)計(jì)規(guī)模相應(yīng)變大,使得在物理設(shè)計(jì)過程中時(shí)序越來越難以收斂,因此研究高性能DSP物理設(shè)計(jì)的時(shí)序優(yōu)化具有重要意義。本文以40納米工藝下,高性能DSP YHFT-Y芯片中內(nèi)核的物理設(shè)計(jì)為背景,在最差工藝拐角下,以1GHz為設(shè)計(jì)目標(biāo),進(jìn)行了時(shí)序優(yōu)化的相關(guān)研究,主要工作與創(chuàng)新如下:1)、研究了手工半定制的方法,將寄存器文件中存儲(chǔ)體以外的部分,進(jìn)行了電路設(shè)計(jì)、中繼器規(guī)劃、版圖中預(yù)先布局、快速脈沖觸發(fā)器陣列的應(yīng)用,繼而使得和寄存器文件相關(guān)的關(guān)鍵路徑得以優(yōu)化。2)、研究了層次化的設(shè)計(jì)中,在平面規(guī)劃時(shí)硬宏模塊的擺放、軟宏的引導(dǎo)、門控和關(guān)鍵路徑上部分單元的預(yù)先擺放等,通過合理的規(guī)劃,時(shí)序得以改善。針對(duì)于傳統(tǒng)時(shí)鐘樹綜合的方法,研究了劃分區(qū)域和局部區(qū)域優(yōu)化做時(shí)鐘樹的方法,通過該方法,使得時(shí)鐘樹的長(zhǎng)度減少,時(shí)鐘偏差能滿足設(shè)計(jì)的要求,時(shí)序得以提高。3)、當(dāng)設(shè)計(jì)規(guī)模比較大時(shí),要使每一站的邏輯級(jí)數(shù)都相等是非常困難的,往往也是難以達(dá)到的。因此部分關(guān)鍵路徑的前后站,就會(huì)存在著時(shí)序余量。本文研究了如何利用關(guān)鍵路徑前后站的余量,借用有用的時(shí)鐘偏差,提出了相應(yīng)的時(shí)鐘工程變更計(jì)劃流程,進(jìn)一步優(yōu)化時(shí)序。研究了如何有效的進(jìn)行低閾值替換,將EDA工具、PT分析結(jié)果和第三方工具相結(jié)合,提出了一套行之有效的替換方法,不僅使得時(shí)序基本達(dá)到收斂狀態(tài),而且還控制了替換的數(shù)量。
【關(guān)鍵詞】：時(shí)序優(yōu)化 手工半定制 時(shí)鐘樹 時(shí)鐘工程變更計(jì)劃 低閾值替換
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332
【目錄】：

• 摘要9-10
• ABSTRACT10-11
• 第一章 緒論11-16
• 1.1 高性能DSP時(shí)序優(yōu)化的挑戰(zhàn)11-12
• 1.2 時(shí)序優(yōu)化的相關(guān)研究12-13
• 1.3 課題研究的內(nèi)容與創(chuàng)新13-14
• 1.4 文章的組織架構(gòu)14-16
• 第二章 寄存器文件手工半定制的時(shí)序優(yōu)化16-32
• 2.1 手工半定制的概念16-18
• 2.1.1 手工半定制的基本原理17
• 2.1.2 手工半定制的基本流程17-18
• 2.2 寄存器文件的電路結(jié)構(gòu)18-21
• 2.2.1 寄存器文件的外部數(shù)據(jù)通路18-19
• 2.2.2 定向通路的結(jié)構(gòu)19-21
• 2.3 寄存器文件的手工布局21-24
• 2.3.1 旁路陣列的手工布局21-23
• 2.3.2 旁路譯碼的手工布局23-24
• 2.4 譯碼和陣列的電路時(shí)序優(yōu)化24-28
• 2.4.1 組合邏輯的電路時(shí)序優(yōu)化24-26
• 2.4.2 中繼器的規(guī)劃26-28
• 2.5 快速脈沖觸發(fā)器陣列的應(yīng)用28-31
• 2.5.1 快速脈沖DFF和普通DFF時(shí)序比較29
• 2.5.2 快速脈沖觸發(fā)器陣列設(shè)計(jì)29-30
• 2.5.3 時(shí)序優(yōu)化結(jié)果30-31
• 2.6 本章小結(jié)31-32
• 第三章 時(shí)鐘樹綜合的時(shí)序優(yōu)化32-50
• 3.1 時(shí)鐘樹綜合前的時(shí)序優(yōu)化33-40
• 3.1.1 FloorPlan的規(guī)劃33-36
• 3.1.2 布局的時(shí)序優(yōu)化36-40
• 3.2 時(shí)鐘樹綜合40-48
• 3.2.1 時(shí)鐘網(wǎng)格的結(jié)構(gòu)40-41
• 3.2.2 劃分區(qū)域進(jìn)行時(shí)鐘樹綜合41-45
• 3.2.3 劃分區(qū)域后局部?jī)?yōu)化45-47
• 3.2.4 時(shí)鐘Buffer和門控的預(yù)先擺放47-48
• 3.3 時(shí)鐘樹綜合后的時(shí)序優(yōu)化48-49
• 3.3.1 布線前的相關(guān)設(shè)置48-49
• 3.3.2 設(shè)置前后的時(shí)序49
• 3.4 本章小結(jié)49-50
• 第四章 內(nèi)核ECO的時(shí)序優(yōu)化50-67
• 4.1 時(shí)鐘ECO的時(shí)序優(yōu)化50-57
• 4.1.1 有效時(shí)鐘偏差的原理50-52
• 4.1.2 時(shí)鐘ECO的優(yōu)化方法52-55
• 4.1.3 時(shí)鐘ECO前后的時(shí)序比較55-57
• 4.2 手工ECO的時(shí)序優(yōu)化57-59
• 4.2.1 門控單元的調(diào)整57-58
• 4.2.2 冗余中繼器的刪除58-59
• 4.3 替換低閾值的時(shí)序優(yōu)化59-66
• 4.3.1 EDA工具中低閾值的替換59-60
• 4.3.2 控制低閾值替換的數(shù)量60-63
• 4.3.3 布線后ECO時(shí)序優(yōu)化63-64
• 4.3.4 展平后的時(shí)序優(yōu)化64-66
• 4.4 本章小結(jié)66-67
• 第五章 總結(jié)與展望67-69
• 5.1 全文總結(jié)67-68
• 5.2 研究展望68-69
• 致謝69-70
• 參考文獻(xiàn)70-74
• 作者在學(xué)期間取得的學(xué)術(shù)成果74

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前1條

1 陳書明;李振濤;萬江華;胡定磊;郭陽;汪東;扈嘯;孫書為;;“銀河飛騰”高性能數(shù)字信號(hào)處理器研究進(jìn)展[J];計(jì)算機(jī)研究與發(fā)展;2006年06期

，

本文編號(hào)：800444