本文關(guān)鍵詞：基于全加器的邏輯判別電路設(shè)計(jì)

  更多相關(guān)文章： 全加器 邏輯判別 設(shè)計(jì)原理 Multisim

【摘要】：全加器是實(shí)現(xiàn)算術(shù)加法運(yùn)算的基本器件,常規(guī)使用是構(gòu)成1位或多位二進(jìn)制數(shù)算術(shù)加法運(yùn)算電路。本文探討了對(duì)全加器進(jìn)行邏輯功能擴(kuò)展的方法,目的是探索全加器進(jìn)行非常規(guī)使用改變應(yīng)用方向的邏輯設(shè)計(jì)技術(shù),即用多個(gè)一位全加器組合、連接構(gòu)成對(duì)多個(gè)輸入量算術(shù)加運(yùn)算電路,輸入變量中1的個(gè)數(shù)不同,相加的結(jié)果也就不同,在相加結(jié)果的基礎(chǔ)上再進(jìn)行多數(shù)表決、奇偶數(shù)判別等邏輯判別電路的設(shè)計(jì)。所述方法的創(chuàng)新點(diǎn)是提出了全加器改變應(yīng)用方向的邏輯設(shè)計(jì)方法。
【作者單位】： 渤海大學(xué)實(shí)驗(yàn)管理中心;
【關(guān)鍵詞】： 全加器 邏輯判別 設(shè)計(jì)原理 Multisim
【基金】：2014年遼寧省高等教育教學(xué)改革研究A類(lèi)項(xiàng)目(遼教發(fā)[2014]123號(hào))
【分類(lèi)號(hào)】：TP332.21
【正文快照】： 全加器是實(shí)現(xiàn)算術(shù)加法運(yùn)算的基本器件[1-2]。數(shù)字邏輯電路中的多數(shù)表決、奇偶數(shù)判別等邏輯判別電路的邏輯關(guān)系,本質(zhì)上是輸入變量取值中1的個(gè)數(shù)不同產(chǎn)生不同的輸出。用多個(gè)一位全加器組合、連接,構(gòu)成對(duì)多個(gè)輸入量算術(shù)加運(yùn)算電路,輸入變量中1的個(gè)數(shù)不同,相加的結(jié)果也就不同。在

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 馬敬敏;;非對(duì)稱(chēng)式多諧振蕩器的Multisim仿真[J];電子設(shè)計(jì)工程;2014年09期

【共引文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 馬敬敏;;多路競(jìng)賽搶答器電路的仿真設(shè)計(jì)[J];電子設(shè)計(jì)工程;2015年06期

2 任駿原;;基于555定時(shí)器的同相輸出施密特觸發(fā)器[J];電子設(shè)計(jì)工程;2015年08期

【二級(jí)參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前6條

1 任駿原;;74LS161異步置零法構(gòu)成任意進(jìn)制計(jì)數(shù)器的Multisim仿真[J];電子設(shè)計(jì)工程;2011年14期

2 馬敬敏;;基本RS觸發(fā)器工作狀態(tài)的Multisim仿真[J];電子設(shè)計(jì)工程;2011年17期

3 任駿原;;RC橋式正弦波振蕩電路的輸出幅值分析[J];電子設(shè)計(jì)工程;2013年14期

4 任駿原;;用Multisim軟件分析觸發(fā)器的狀態(tài)變化過(guò)程[J];實(shí)驗(yàn)科學(xué)與技術(shù);2011年01期

5 任駿原;;Multisim在觸發(fā)器工作波形分析中的應(yīng)用[J];現(xiàn)代電子技術(shù);2010年15期

6 騰香;;二進(jìn)制譯碼器邏輯功能的Multisim仿真方案[J];現(xiàn)代電子技術(shù);2010年20期

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 胡全連;全加器的設(shè)計(jì)及比較[J];南昌航空工業(yè)學(xué)院學(xué)報(bào)(自然科學(xué)版);2001年04期

2 吳昆,馬雷;量子全加器構(gòu)造的探討[J];量子電子學(xué)報(bào);2004年01期

3 付春平;談全加器在組合電路中的應(yīng)用[J];職大學(xué)報(bào)(自然科學(xué)版);2004年02期

4 呂虹,張海峰;一種高速全加器運(yùn)算單元[J];華東理工大學(xué)學(xué)報(bào);2004年06期

5 汪宇飛;鄭鑫;;一種新的全加器設(shè)計(jì)方案[J];科學(xué)技術(shù)與工程;2006年11期

6 張愛(ài)華;夏銀水;;面向低功耗的全加器優(yōu)化設(shè)計(jì)[J];微電子學(xué);2007年04期

7 周德金;孫鋒;于宗光;;高性能全加器設(shè)計(jì)技術(shù)研究[J];電子與封裝;2008年01期

8 江耀曦;高劍;;基于多數(shù)決定邏輯非門(mén)的低功耗全加器設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2010年16期

9 張南生;蔡理;馮朝文;;基于量子元胞自動(dòng)機(jī)容錯(cuò)全加器的設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2010年11期

10 雷路路;沈繼忠;;低功耗CMOS三值四輸入全加器設(shè)計(jì)及其應(yīng)用[J];浙江大學(xué)學(xué)報(bào)(理學(xué)版);2011年03期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前3條

1 趙軍紅;集成式高性能低功耗Quasi-Pseudo-NMOS/DT-CPL-TG全加器電路設(shè)計(jì)[D];西安電子科技大學(xué);2005年

2 田喜賀;納米級(jí)CMOS高速低功耗加法器設(shè)計(jì)研究[D];西安電子科技大學(xué);2010年

3 李寧家;二階∑-ΔDAC芯片設(shè)計(jì)[D];沈陽(yáng)工業(yè)大學(xué);2013年

，

本文編號(hào)：771805