本文關鍵詞：基于全加器的邏輯判別電路設計

  更多相關文章： 全加器 邏輯判別 設計原理 Multisim

【摘要】：全加器是實現算術加法運算的基本器件,常規(guī)使用是構成1位或多位二進制數算術加法運算電路。本文探討了對全加器進行邏輯功能擴展的方法,目的是探索全加器進行非常規(guī)使用改變應用方向的邏輯設計技術,即用多個一位全加器組合、連接構成對多個輸入量算術加運算電路,輸入變量中1的個數不同,相加的結果也就不同,在相加結果的基礎上再進行多數表決、奇偶數判別等邏輯判別電路的設計。所述方法的創(chuàng)新點是提出了全加器改變應用方向的邏輯設計方法。
【作者單位】： 渤海大學實驗管理中心;
【關鍵詞】： 全加器 邏輯判別 設計原理 Multisim
【基金】：2014年遼寧省高等教育教學改革研究A類項目(遼教發(fā)[2014]123號)
【分類號】：TP332.21
【正文快照】： 全加器是實現算術加法運算的基本器件[1-2]。數字邏輯電路中的多數表決、奇偶數判別等邏輯判別電路的邏輯關系,本質上是輸入變量取值中1的個數不同產生不同的輸出。用多個一位全加器組合、連接,構成對多個輸入量算術加運算電路,輸入變量中1的個數不同,相加的結果也就不同。在

【參考文獻】

中國期刊全文數據庫 前1條

1 馬敬敏;;非對稱式多諧振蕩器的Multisim仿真[J];電子設計工程;2014年09期

【共引文獻】

中國期刊全文數據庫 前2條

1 馬敬敏;;多路競賽搶答器電路的仿真設計[J];電子設計工程;2015年06期

2 任駿原;;基于555定時器的同相輸出施密特觸發(fā)器[J];電子設計工程;2015年08期

【二級參考文獻】

中國期刊全文數據庫 前6條

1 任駿原;;74LS161異步置零法構成任意進制計數器的Multisim仿真[J];電子設計工程;2011年14期

2 馬敬敏;;基本RS觸發(fā)器工作狀態(tài)的Multisim仿真[J];電子設計工程;2011年17期

3 任駿原;;RC橋式正弦波振蕩電路的輸出幅值分析[J];電子設計工程;2013年14期

4 任駿原;;用Multisim軟件分析觸發(fā)器的狀態(tài)變化過程[J];實驗科學與技術;2011年01期

5 任駿原;;Multisim在觸發(fā)器工作波形分析中的應用[J];現代電子技術;2010年15期

6 騰香;;二進制譯碼器邏輯功能的Multisim仿真方案[J];現代電子技術;2010年20期

【相似文獻】

中國期刊全文數據庫 前10條

1 胡全連;全加器的設計及比較[J];南昌航空工業(yè)學院學報(自然科學版);2001年04期

2 吳昆,馬雷;量子全加器構造的探討[J];量子電子學報;2004年01期

3 付春平;談全加器在組合電路中的應用[J];職大學報(自然科學版);2004年02期

4 呂虹,張海峰;一種高速全加器運算單元[J];華東理工大學學報;2004年06期

5 汪宇飛;鄭鑫;;一種新的全加器設計方案[J];科學技術與工程;2006年11期

6 張愛華;夏銀水;;面向低功耗的全加器優(yōu)化設計[J];微電子學;2007年04期

7 周德金;孫鋒;于宗光;;高性能全加器設計技術研究[J];電子與封裝;2008年01期

8 江耀曦;高劍;;基于多數決定邏輯非門的低功耗全加器設計[J];現代電子技術;2010年16期

9 張南生;蔡理;馮朝文;;基于量子元胞自動機容錯全加器的設計[J];微電子學與計算機;2010年11期

10 雷路路;沈繼忠;;低功耗CMOS三值四輸入全加器設計及其應用[J];浙江大學學報(理學版);2011年03期

中國碩士學位論文全文數據庫 前3條

1 趙軍紅;集成式高性能低功耗Quasi-Pseudo-NMOS/DT-CPL-TG全加器電路設計[D];西安電子科技大學;2005年

2 田喜賀;納米級CMOS高速低功耗加法器設計研究[D];西安電子科技大學;2010年

3 李寧家;二階∑-ΔDAC芯片設計[D];沈陽工業(yè)大學;2013年

，

本文編號：771805