本文關(guān)鍵詞：協(xié)同仿真中標(biāo)志位與寄存器分配優(yōu)化技術(shù)研究

  更多相關(guān)文章： 協(xié)同仿真 標(biāo)志位優(yōu)化 寄存器分配優(yōu)化 自定義指令 寄存器映射 影子寄存器

【摘要】：隨著微電子技術(shù)的發(fā)展,出現(xiàn)了大量不同體系結(jié)構(gòu)的新型處理器。研究如何把基于x86架構(gòu)的豐富軟件資源移植到新型處理器平臺,已成為實(shí)現(xiàn)新型處理器快速應(yīng)用普及的有效途徑。協(xié)同式x86系統(tǒng)仿真通過在處理器底層增加特定功能的硬件部件,能夠達(dá)到比純軟件系統(tǒng)仿真更高的效率,從而實(shí)現(xiàn)x86操作系統(tǒng)和應(yīng)用程序在新型處理器平臺上的高效透明運(yùn)行。本文在分析純軟件x86系統(tǒng)仿真器ARCH-BRIDGE性能瓶頸的基礎(chǔ)上,基于開源處理器OpenRISC 1200構(gòu)建了協(xié)同式x86系統(tǒng)仿真平臺CoAB(Co-Designed ARCH-BRIDGE),以研究通過軟硬件協(xié)同來提升x86系統(tǒng)仿真性能的方法;針對x86標(biāo)志位處理的仿真開銷,提出了以寄存器直接映射技術(shù)為基礎(chǔ)、由自定義指令控制模擬標(biāo)志寄存器讀寫的標(biāo)志位處理軟硬件協(xié)同優(yōu)化方法,該方法將仿真中復(fù)雜的軟件標(biāo)志位讀取和修改操作各轉(zhuǎn)化為1條自定義指令操作,提高了標(biāo)志位處理效率;針對仿真中寄存器分配機(jī)制導(dǎo)致的目標(biāo)代碼膨脹率高、翻譯引擎和執(zhí)行引擎間切換開銷大的問題,提出了以寄存器映射、自定義指令和影子寄存器為基礎(chǔ)的寄存器分配軟硬件協(xié)同優(yōu)化方法,該方法通過寄存器映射將源機(jī)器對部分內(nèi)存中模擬的寄存器操作轉(zhuǎn)化為對宿主機(jī)寄存器的操作,降低了翻譯后目標(biāo)代碼膨脹率,通過自定義指令和影子寄存器將引擎切換時上下文的備份和恢復(fù)操作簡化為2條自定義指令,提高了引擎切換效率。測試表明,標(biāo)志位處理協(xié)同優(yōu)化方法能夠正確完成帶標(biāo)志位操作的x86指令翻譯、模擬標(biāo)志寄存器的讀寫,相對優(yōu)化前,目標(biāo)代碼膨脹率最高降低了25.4%;寄存器分配協(xié)同優(yōu)化后,目標(biāo)代碼膨脹率最高降低了24.7%,運(yùn)行時間最多能夠獲得1.49的加速比。
【關(guān)鍵詞】：協(xié)同仿真 標(biāo)志位優(yōu)化 寄存器分配優(yōu)化 自定義指令 寄存器映射 影子寄存器
【學(xué)位授予單位】：解放軍信息工程大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332.11
【目錄】：

• 摘要4-5
• ABSTRACT5-11
• 第一章 緒論11-17
• 1.1 研究背景與意義11-12
• 1.2 研究現(xiàn)狀與發(fā)展趨勢12-14
• 1.2.1 國外相關(guān)研究12-13
• 1.2.2 國內(nèi)相關(guān)研究13-14
• 1.2.3 發(fā)展趨勢14
• 1.3 論文主要研究內(nèi)容14-15
• 1.4 論文組織結(jié)構(gòu)15-17
• 第二章 系統(tǒng)仿真及優(yōu)化技術(shù)研究17-31
• 2.1 系統(tǒng)仿真工作原理17-20
• 2.1.1 系統(tǒng)仿真主要工作17-18
• 2.1.2 系統(tǒng)仿真實(shí)現(xiàn)技術(shù)18-20
• 2.2 制約系統(tǒng)仿真性能的因素20-24
• 2.2.1 指令譯碼與翻譯21
• 2.2.2 代碼緩存的查找21-22
• 2.2.3 標(biāo)志位處理22
• 2.2.4 寄存器分配22-23
• 2.2.5 上下文切換23
• 2.2.6 代碼膨脹率23-24
• 2.3 系統(tǒng)仿真優(yōu)化技術(shù)24-29
• 2.3.1 軟件優(yōu)化方法24-26
• 2.3.2 硬件優(yōu)化方法26-27
• 2.3.3 軟硬協(xié)同式優(yōu)化方法27-29
• 2.4 本章小結(jié)29-31
• 第三章 協(xié)同式x86系統(tǒng)仿真平臺Co AB31-47
• 3.1 x86與Open RISC體系結(jié)構(gòu)分析31-34
• 3.1.1 標(biāo)志位表示差異32
• 3.1.2 寄存器數(shù)量和功能差異32-34
• 3.2 系統(tǒng)仿真器AB及其存在的問題34-41
• 3.2.1 AB工作原理34-37
• 3.2.2 標(biāo)志位處理問題37-38
• 3.2.3 寄存器分配問題38-41
• 3.3 軟硬協(xié)同優(yōu)化思路41-43
• 3.3.1 標(biāo)志位處理協(xié)同優(yōu)化思路41-42
• 3.3.2 寄存器分配協(xié)同優(yōu)化思路42-43
• 3.4 協(xié)同式X86系統(tǒng)仿真平臺Co AB43-45
• 3.4.1 軟件部分44-45
• 3.4.2 硬件部分45
• 3.5 本章小結(jié)45-47
• 第四章 標(biāo)志位處理軟硬件協(xié)同優(yōu)化47-61
• 4.1 設(shè)計(jì)思路47-48
• 4.1.1 主要功能47
• 4.1.2 需處理的關(guān)鍵問題47-48
• 4.2 關(guān)鍵模塊的設(shè)計(jì)與實(shí)現(xiàn)48-54
• 4.2.1 指令標(biāo)記48-50
• 4.2.2 模擬標(biāo)志寄存器50-51
• 4.2.3 自定義指令51
• 4.2.4 掩碼和功能選擇數(shù)表51-52
• 4.2.5 標(biāo)志位讀寫邏輯52-54
• 4.3 整體結(jié)構(gòu)設(shè)計(jì)與協(xié)同工作流程54-55
• 4.3.1 整體結(jié)構(gòu)設(shè)計(jì)54
• 4.3.2 協(xié)同工作流程54-55
• 4.4 測試與分析55-58
• 4.4.1 測試平臺55-56
• 4.4.2 硬件通路正確性驗(yàn)證56-57
• 4.4.3 代碼膨脹率測試57-58
• 4.4.4 性能評價58
• 4.5 相關(guān)工作及比較58-59
• 4.6 本章小結(jié)59-61
• 第五章 寄存器分配軟硬件協(xié)同優(yōu)化61-71
• 5.1 設(shè)計(jì)思路61-62
• 5.1.1 主要功能61
• 5.1.2 需處理的關(guān)鍵問題61-62
• 5.2 關(guān)鍵模塊的設(shè)計(jì)與實(shí)現(xiàn)62-66
• 5.2.1 寄存器映射62-63
• 5.2.2 影子寄存器63-64
• 5.2.3 自定義指令64-66
• 5.3 整體結(jié)構(gòu)設(shè)計(jì)與協(xié)同工作流程66-67
• 5.3.1 整體結(jié)構(gòu)設(shè)計(jì)66-67
• 5.3.2 協(xié)同工作流程67
• 5.4 測試與分析67-69
• 5.4.1 測試平臺67-68
• 5.4.2 代碼膨脹率測試68
• 5.4.3 性能提升測試68-69
• 5.4.4 性能評價69
• 5.5 相關(guān)工作及比較69-70
• 5.6 本章小結(jié)70-71
• 結(jié)束語71-75
• 致謝75-76
• 參考文獻(xiàn)76-81
• 作者簡歷81

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 CHEN XuHao;SHEN Li;WANG ZhiYing;ZHENG Zhong;CHEN Wei;;Binary compatibility for embedded systems using greedy subgraph mapping[J];Science China(Information Sciences);2014年07期

2 蔡萬偉;臺運(yùn)方;劉奇;張戈;;基于MIPS架構(gòu)的內(nèi)存虛擬化研究[J];計(jì)算機(jī)研究與發(fā)展;2013年10期

3 董衛(wèi)宇;王立新;蔣烈輝;郭玉東;;基于保護(hù)緩存的x86系統(tǒng)仿真優(yōu)化[J];計(jì)算機(jī)工程與設(shè)計(jì);2013年02期

4 范東睿;李曉維;李國杰;;New Methodologies for Parallel Architecture[J];Journal of Computer Science & Technology;2011年04期

5 曹歡寅;張妍;;一個高可移植性的輕量級x86模擬器[J];計(jì)算機(jī)系統(tǒng)應(yīng)用;2011年05期

6 張激;李寧波;;基于二進(jìn)制翻譯的仿真器關(guān)鍵技術(shù)研究[J];計(jì)算機(jī)工程;2010年16期

7 安建峰;樊曉椏;;x86指令集兼容處理器中微指令的設(shè)計(jì)與驗(yàn)證[J];西北工業(yè)大學(xué)學(xué)報;2010年02期

8 高翔;陳云霽;王煥東;唐丹;胡偉武;;System Architecture of Godson-3 Multi-Core Processors[J];Journal of Computer Science & Technology;2010年02期

9 蔡嵩松;劉奇;王劍;劉金剛;;基于龍芯處理器的二進(jìn)制翻譯器優(yōu)化[J];計(jì)算機(jī)工程;2009年07期

10 陳書明;李振濤;萬江華;胡定磊;郭陽;汪東;扈嘯;孫書為;;“銀河飛騰”高性能數(shù)字信號處理器研究進(jìn)展[J];計(jì)算機(jī)研究與發(fā)展;2006年06期

，

本文編號：768307