本文關(guān)鍵詞：嵌入式快速存儲(chǔ)模塊的研究與實(shí)現(xiàn)

  更多相關(guān)文章： 快速存儲(chǔ) 閃存系統(tǒng) 同步模式 Flash控制器

【摘要】：隨著通信技術(shù)的飛速發(fā)展,工業(yè)信息化領(lǐng)域?qū)?shù)據(jù)存儲(chǔ)容量和讀寫速度要求越來(lái)越高,基于NAND Flash的嵌入式快速存儲(chǔ)系統(tǒng)由于具有讀寫速度快、非易失性、抗震性、功耗低等特征,相比較于傳統(tǒng)的機(jī)械磁盤,在軍事領(lǐng)域及其他惡劣環(huán)境的應(yīng)用中顯示出巨大優(yōu)勢(shì),受到了國(guó)內(nèi)外學(xué)者和工業(yè)人士的廣泛關(guān)注和研究,但之前關(guān)于快速存儲(chǔ)系統(tǒng)的設(shè)計(jì)中,等效單芯片的NAND Flash芯片實(shí)現(xiàn)的最高數(shù)據(jù)吞吐率僅為32MT/s,遠(yuǎn)小于其理論能實(shí)現(xiàn)的最高吞吐率333MT/s,如何充分發(fā)揮多路高速接口總線的并行訪問(wèn)優(yōu)勢(shì),提高閃存的實(shí)際訪問(wèn)帶寬,降低I/O訪問(wèn)延遲,是嵌入式快速存儲(chǔ)系統(tǒng)研究中需要重點(diǎn)考慮的問(wèn)題。針對(duì)當(dāng)前閃存系統(tǒng)存在的問(wèn)題,從四個(gè)方面開(kāi)展研究:采用一種具備更短數(shù)據(jù)傳輸路徑的系統(tǒng)架構(gòu),以實(shí)現(xiàn)更低訪問(wèn)延遲;針對(duì)多路SRIO接口總線傳輸數(shù)據(jù)存在的不同步問(wèn)題,提出一種新的數(shù)據(jù)分配方法;采用同步模式的多級(jí)流水線技術(shù),實(shí)現(xiàn)相對(duì)于異步模式編程速率的倍增;提出一種新的尋址映射機(jī)制,解決并行技術(shù)引入的同位置壞塊問(wèn)題。在以上研究思想上設(shè)計(jì)了以嵌入式微處理器為主控核心的快速存儲(chǔ)模塊,實(shí)現(xiàn)了高速數(shù)據(jù)流的實(shí)時(shí)記錄、回放、導(dǎo)入、導(dǎo)出和簡(jiǎn)單文件管理功能。在軟件上以嵌入式微處理器作為主控制器,并設(shè)計(jì)了NAND Flash控制器和SRIO控制器。基于ONFI3.0標(biāo)準(zhǔn)的源同步Flash控制器集成了ECC校驗(yàn)功能,可實(shí)現(xiàn)復(fù)位、編程、讀數(shù)據(jù)及擦除等操作。SRIO控制器在SRIO集成端點(diǎn)硬核的基礎(chǔ)上實(shí)現(xiàn)了與外部設(shè)備之間數(shù)據(jù)傳輸。實(shí)驗(yàn)結(jié)果表明,課題所提出的研究方法對(duì)提升存儲(chǔ)系統(tǒng)的讀寫速度,改善存儲(chǔ)容量降低的問(wèn)題具有可行性,設(shè)計(jì)的嵌入式快速存儲(chǔ)系統(tǒng)能正常穩(wěn)定的工作,達(dá)到了預(yù)期的性能指標(biāo),具有較好的實(shí)用性。
【關(guān)鍵詞】：快速存儲(chǔ) 閃存系統(tǒng) 同步模式 Flash控制器
【學(xué)位授予單位】：中國(guó)艦船研究院
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP333
【目錄】：

• 摘要4-5
• ABSTRACT5-10
• 第1章 緒論10-15
• 1.1 課題背景及意義10
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀10-13
• 1.2.1 存儲(chǔ)介質(zhì)發(fā)展趨勢(shì)11-12
• 1.2.2 國(guó)外研究現(xiàn)狀12
• 1.2.3 國(guó)內(nèi)研究現(xiàn)狀12-13
• 1.3 論文主要研究?jī)?nèi)容13-14
• 1.4 論文組織結(jié)構(gòu)14-15
• 第2章 快速存儲(chǔ)技術(shù)研究15-28
• 2.1 閃存存儲(chǔ)系統(tǒng)架構(gòu)論證15-17
• 2.1.1 固態(tài)盤技術(shù)15-16
• 2.1.2 優(yōu)化的閃存存儲(chǔ)系統(tǒng)16-17
• 2.2 多路SRIO總線的數(shù)據(jù)傳輸17-19
• 2.2.1 基于SRIO的并行結(jié)構(gòu)17-19
• 2.2.2 任務(wù)分配方法19
• 2.3 同步接口下的多級(jí)流水19-24
• 2.3.1 流水線操作20-21
• 2.3.2 三種接口模式21-22
• 2.3.3 同步接口設(shè)計(jì)22-24
• 2.4 并行技術(shù)下的壞塊策略24-27
• 2.4.1 壞塊識(shí)別25
• 2.4.2 壞塊替換和并行壞塊編碼25-26
• 2.4.3 壞塊策略優(yōu)化設(shè)計(jì)26-27
• 2.5 本章小結(jié)27-28
• 第3章 存儲(chǔ)系統(tǒng)設(shè)計(jì)28-45
• 3.1 嵌入式系統(tǒng)搭建28-31
• 3.1.1 設(shè)計(jì)需求分析28
• 3.1.2 系統(tǒng)總體架構(gòu)論證28-31
• 3.2 主控模塊設(shè)計(jì)31-42
• 3.2.1 嵌入式微處理器的應(yīng)用32-33
• 3.2.2 SRIO接口控制器設(shè)計(jì)33-35
• 3.2.3 Flash陣列控制器設(shè)計(jì)35-42
• 3.3 Flash陣列結(jié)構(gòu)設(shè)計(jì)42-44
• 3.4 本章小結(jié)44-45
• 第4章 系統(tǒng)實(shí)現(xiàn)和功能驗(yàn)證45-55
• 4.1 芯片選型45-47
• 4.1.1 存儲(chǔ)介質(zhì)選型45-46
• 4.1.2 主控芯片選型46-47
• 4.2 系統(tǒng)功能驗(yàn)證47-54
• 4.2.1 異步復(fù)位48
• 4.2.2 異步轉(zhuǎn)同步48-49
• 4.2.3 同步讀模式49-50
• 4.2.4 同步擦除50
• 4.2.5 同步頁(yè)編程50-53
• 4.2.6 同步讀頁(yè)53-54
• 4.3 本章小結(jié)54-55
• 總結(jié)與展望55-56
• 參考文獻(xiàn)56-59
• 攻讀碩士學(xué)位期間發(fā)表的論文和取得的科研成果59-60
• 致謝60

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 賈源泉;肖儂;賴明澈;歐洋;;基于NAND FLASH的多路并行存儲(chǔ)系統(tǒng)中壞塊策略的研究[J];計(jì)算機(jī)研究與發(fā)展;2012年S1期

2 李賓;馬曉川;鄢社鋒;楊力;;基于VPX標(biāo)準(zhǔn)的RapidIO交換和Flash存儲(chǔ)模塊設(shè)計(jì)[J];聲學(xué)技術(shù);2011年06期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 雷磊;NAND型FLASH海量存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];北京理工大學(xué);2008年

，

本文編號(hào)：762092