本文關(guān)鍵詞：DRAM單粒子翻轉(zhuǎn)加固方法研究

  更多相關(guān)文章： 動(dòng)態(tài)隨機(jī)存儲(chǔ)器 單粒子翻轉(zhuǎn) 糾檢碼 LET閾值 平均無故障時(shí)間

【摘要】：高能粒子轟擊半導(dǎo)體時(shí),粒子軌跡淀積的電荷被敏感節(jié)點(diǎn)收集,將導(dǎo)致存儲(chǔ)器數(shù)據(jù)發(fā)生單粒子翻轉(zhuǎn)效應(yīng)。動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)單元成本低,集成度高,是目前使用最廣泛的半導(dǎo)體存儲(chǔ)器。隨著DRAM往更高容量的方向發(fā)展,其發(fā)生單粒子翻轉(zhuǎn)的概率在逐漸增加,需結(jié)合不同的加固方法來提高其可靠性。本文主要從DRAM存儲(chǔ)顆粒和糾檢碼兩個(gè)方面對(duì)DRAM單粒子翻轉(zhuǎn)加固方法進(jìn)行了研究。本文基于DRAM工作原理,分析了其單粒子翻轉(zhuǎn)效應(yīng)機(jī)理,并建立讀寫電路模型和存儲(chǔ)單元器件模型,完成了漏斗模型驗(yàn)證及單粒子翻轉(zhuǎn)仿真,得出存儲(chǔ)單元翻轉(zhuǎn)LET閾值為0.06pC/μm。然后結(jié)合存儲(chǔ)節(jié)點(diǎn)自舉型(SNB)和單元極板連至互補(bǔ)位線(C3)兩種存儲(chǔ)顆粒加固設(shè)計(jì)的優(yōu)點(diǎn),提出自舉型C3結(jié)構(gòu),該結(jié)構(gòu)通過控制存儲(chǔ)單元極板電壓增大存儲(chǔ)電荷量,并增加晶體管連接單元極板與互補(bǔ)位線,使得讀操作時(shí)位線、互補(bǔ)位線和存儲(chǔ)電容共同參與電荷的重新分配,增大了讀出信號(hào)。本文提出的存儲(chǔ)顆粒加固設(shè)計(jì)增大了DRAM存儲(chǔ)單元臨界電荷,將翻轉(zhuǎn)LET閾值提高至0.55pC/μm,降低了發(fā)生單粒子翻轉(zhuǎn)的概率。存儲(chǔ)顆粒加固設(shè)計(jì)能直接提高DRAM對(duì)單粒子翻轉(zhuǎn)的抵抗力,但是一旦輻射劑量超過翻轉(zhuǎn)閾值則數(shù)據(jù)失效,因此需結(jié)合糾檢碼來恢復(fù)數(shù)據(jù)。本文基于線性分組碼原理,分析了一位錯(cuò)誤糾檢、兩位錯(cuò)誤檢測(cè)、相鄰兩位錯(cuò)誤糾正(SEC-DED-DAEC)碼的構(gòu)造規(guī)則。為了降低非相鄰兩位錯(cuò)誤誤糾率,通過添加重量為5的矢量?jī)?yōu)化了校驗(yàn)矩陣的解空間,并采用貪心算法結(jié)合回溯算法對(duì)校驗(yàn)矩陣進(jìn)行了搜索求解,完成了(22,16)、(39,32)、(72,64)編碼的構(gòu)造。在此基礎(chǔ)上,通過增加一位冗余位的方法提高了校正子的多樣性,并采用本文算法分別完成了(23,16)、(40,32)、(73,64)編碼的構(gòu)造,非相鄰兩位錯(cuò)誤誤糾率降低了7%左右�；诖鎯�(chǔ)器可靠性模型,對(duì)未加固、使用糾一檢二碼加固和使用SEC-DED-DAEC碼加固這三種情況的存儲(chǔ)器平均無故障時(shí)間(MTTF)進(jìn)行了分析對(duì)比,結(jié)果表明SEC-DED-DAEC碼加固后存儲(chǔ)器的MTTF比未加固平均提高了200倍,比糾一檢二碼加固的MTTF平均提高了20%。最后根據(jù)SEC-DED-DAEC碼校驗(yàn)矩陣,用verilog語言完成了(23,16)編碼糾檢錯(cuò)電路的設(shè)計(jì),并進(jìn)行了功能仿真與驗(yàn)證。在SMIC 0.13μm工藝下對(duì)電路進(jìn)行了邏輯綜合,與同類編碼相比,本文設(shè)計(jì)的編碼其開銷降低了6.2%。
【關(guān)鍵詞】：動(dòng)態(tài)隨機(jī)存儲(chǔ)器 單粒子翻轉(zhuǎn) 糾檢碼 LET閾值 平均無故障時(shí)間
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號(hào)對(duì)照表11-12
• 縮略語對(duì)照表12-15
• 第一章 緒論15-23
• 1.1 研究背景15-19
• 1.1.1 單粒子效應(yīng)產(chǎn)生環(huán)境15-16
• 1.1.2 單粒子效應(yīng)對(duì)器件的影響16-17
• 1.1.3 單粒子效應(yīng)加固方法17-19
• 1.2 研究現(xiàn)狀19-20
• 1.3 本文主要工作及內(nèi)容安排20-23
• 第二章 DRAM單粒子翻轉(zhuǎn)效應(yīng)分析23-33
• 2.1 DRAM電路結(jié)構(gòu)23-27
• 2.1.1 存儲(chǔ)單元結(jié)構(gòu)23-24
• 2.1.2 位線結(jié)構(gòu)24-25
• 2.1.3 外圍電路25-27
• 2.2 DRAM讀寫原理27-28
• 2.3 DRAM單粒子翻轉(zhuǎn)效應(yīng)機(jī)理28-31
• 2.3.1 電荷收集機(jī)理28
• 2.3.2 單粒子翻轉(zhuǎn)判定28-30
• 2.3.3 DRAM單粒子翻轉(zhuǎn)過程分析30-31
• 2.4 DRAM單粒子翻轉(zhuǎn)類型31-32
• 2.5 本章小結(jié)32-33
• 第三章 DRAM存儲(chǔ)顆粒單粒子翻轉(zhuǎn)加固設(shè)計(jì)33-53
• 3.1 DRAM功能仿真33-35
• 3.2 DRAM單粒子效應(yīng)仿真35-40
• 3.2.1 Sentaurus TCAD介紹35-36
• 3.2.2 存儲(chǔ)單元單粒子效應(yīng)仿真36-39
• 3.2.3 翻轉(zhuǎn)LET閾值仿真39-40
• 3.3 相關(guān)加固方法40-44
• 3.3.1 存儲(chǔ)節(jié)點(diǎn)自舉型結(jié)構(gòu)40-42
• 3.3.2 電容極板連至互補(bǔ)位線結(jié)構(gòu)42-44
• 3.4 存儲(chǔ)顆粒加固設(shè)計(jì)44-49
• 3.4.1 加固原理44-46
• 3.4.2 時(shí)序分析46-47
• 3.4.3 CPL寄生電容的影響47-49
• 3.5 加固設(shè)計(jì)性能分析49-51
• 3.5.1 抗SEU性能分析49-50
• 3.5.2 其他性能分析50-51
• 3.6 本章小結(jié)51-53
• 第四章 相鄰雙錯(cuò)糾檢碼設(shè)計(jì)53-69
• 4.1 糾檢碼介紹53-54
• 4.2 相鄰雙錯(cuò)糾檢碼原理54-57
• 4.2.1 線性分組碼55-56
• 4.2.2 相鄰雙錯(cuò)糾檢碼的構(gòu)造規(guī)則56-57
• 4.3 低誤糾率相鄰雙錯(cuò)糾檢碼構(gòu)造算法57-62
• 4.3.1 算法設(shè)計(jì)57-59
• 4.3.2 算法實(shí)現(xiàn)59-60
• 4.3.3 低誤糾率SEC-DED-DAEC碼60-62
• 4.4 相鄰雙錯(cuò)糾檢碼抗SEU性能分析62-64
• 4.5 ECC電路的設(shè)計(jì)64-68
• 4.5.1 編碼器64-65
• 4.5.2 譯碼器65-66
• 4.5.3 ECC電路功能仿真66-67
• 4.5.4 電路綜合67-68
• 4.6 本章小結(jié)68-69
• 第五章 總結(jié)與展望69-71
• 參考文獻(xiàn)71-75
• 致謝75-77
• 作者簡(jiǎn)介77-78

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前3條

1 李飛;安海華;;0.18μm NMOS的重離子單粒子瞬態(tài)脈沖的仿真模擬[J];電子器件;2011年05期

2 劉必鎏;楊平會(huì);蔣孟虎;王雯雯;張磊;;航天器單粒子效應(yīng)的防護(hù)研究[J];航天器環(huán)境工程;2010年06期

3 郭紅霞,張義門,陳雨生,周輝,肖偉堅(jiān),龔仁喜,賀朝會(huì),龔建成;MOSFET單粒子翻轉(zhuǎn)效應(yīng)的二維數(shù)值模擬[J];西安電子科技大學(xué)學(xué)報(bào);2002年04期

，

本文編號(hào)：749261