本文關(guān)鍵詞：不同工藝下操作算法對(duì)阻變存儲(chǔ)器可靠性的影響

  更多相關(guān)文章： 氧化鋁/氧化鎢 阻變存儲(chǔ)器(RRAM) 形成算法 可靠性 阻變機(jī)制 工藝優(yōu)化

【摘要】：通過(guò)測(cè)試不同工藝條件下的導(dǎo)電絲形成算法與低阻阻值分布、烘烤失效率等的關(guān)系,研究了阻變存儲(chǔ)器(RRAM)單元導(dǎo)電細(xì)絲形成過(guò)程對(duì)可靠性的影響,進(jìn)一步對(duì)導(dǎo)電細(xì)絲形成過(guò)程的模型進(jìn)行了優(yōu)化。實(shí)驗(yàn)表明,隨著脈寬的增大,操作電壓幅值降低、成功率提高、烘烤失效率降低,進(jìn)一步增加脈寬,烘烤失效率大大增加。通過(guò)比較不同工藝,發(fā)現(xiàn)在烘烤失效率降低時(shí)的脈寬條件(1 ms)下,氧化時(shí)間短、氧化功率大并且無(wú)退火條件的失效率高;而在烘烤失效率增加時(shí)的脈寬條件(10 ms)下,氧化時(shí)間短、氧化功率大并且無(wú)退火條件的失效率低。研究結(jié)果為設(shè)計(jì)RRAM單元操作算法提供了優(yōu)化方向,同時(shí)通過(guò)對(duì)不同條件下RRAM單元可靠性的比較,優(yōu)化了工藝配方。
【作者單位】： 復(fù)旦大學(xué)專(zhuān)用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室;
【關(guān)鍵詞】： 氧化鋁/氧化鎢 阻變存儲(chǔ)器(RRAM) 形成算法 可靠性 阻變機(jī)制 工藝優(yōu)化
【基金】：國(guó)家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)資助項(xiàng)目(2014AA032902)
【分類(lèi)號(hào)】：TP333
【正文快照】： 0引言隨著集成電路縮微技術(shù)的發(fā)展,傳統(tǒng)的非揮發(fā)存儲(chǔ)器如美光推出的基于16 nm的閃存[1]以及改進(jìn)型的硅/二氧化硅/氮化硅/二氧化硅/硅(silicon-oxide-nitride-oxide-silicon,SONOS)[2]等都面臨操作電壓大、可微縮性能差等一系列技術(shù)瓶頸。而阻變存儲(chǔ)器(resistance random acces

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 J.W.Ireland;D.L.Fresh;徐士耕;;薄膜整體電子學(xué)可靠性[J];電子計(jì)算機(jī)動(dòng)態(tài);1965年07期

，

本文編號(hào)：734063