本文關(guān)鍵詞：512Kbit反熔絲OTP存儲(chǔ)器設(shè)計(jì)及實(shí)現(xiàn)技術(shù)研究

  更多相關(guān)文章： 反熔絲存儲(chǔ)器 電路設(shè)計(jì)與仿真 版圖設(shè)計(jì) 封裝測(cè)試

【摘要】：隨著人類(lèi)進(jìn)入航天時(shí)代,在空間高輻射環(huán)境中能夠穩(wěn)定準(zhǔn)確存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器變得尤為重要。反熔絲存儲(chǔ)器以其穩(wěn)定、可靠、抗干擾以及優(yōu)異的抗輻照性能,被廣泛應(yīng)用于航空航天和軍事等要求嚴(yán)格的領(lǐng)域。然而迄今為止,我國(guó)在反熔絲存儲(chǔ)器的研究領(lǐng)域,仍然沒(méi)有實(shí)現(xiàn)自主設(shè)計(jì)的產(chǎn)品。本篇論文的基本目標(biāo)就是研究如何設(shè)計(jì)并最終實(shí)現(xiàn)穩(wěn)定可靠的反熔絲存儲(chǔ)器。主要工作是設(shè)計(jì)了存儲(chǔ)單元,防護(hù),冗余測(cè)試電路,以及編程和讀出電路,并進(jìn)行了仿真驗(yàn)證,隨后進(jìn)行版圖的設(shè)計(jì),流片后進(jìn)行了封裝測(cè)試驗(yàn)證。論文在研究國(guó)內(nèi)外多種反熔絲單元的基礎(chǔ)上,采用了與商用工藝兼容的新型柵氧化層反熔絲,設(shè)計(jì)了的存儲(chǔ)單元結(jié)構(gòu)。該結(jié)構(gòu)的反熔絲單元擊穿后電阻一致性好,且電阻較小。為方便全電路的快速數(shù)字化仿真,對(duì)存儲(chǔ)單元進(jìn)行了建模和簡(jiǎn)單仿真。在外圍電路的設(shè)計(jì)上,考慮到芯片的產(chǎn)品化,首先設(shè)計(jì)了存儲(chǔ)器的防護(hù)結(jié)構(gòu)。接著設(shè)計(jì)了存儲(chǔ)陣列和多級(jí)的譯碼結(jié)構(gòu);為了方便產(chǎn)品的出廠測(cè)試,存儲(chǔ)陣列增加了冗余測(cè)試電路,實(shí)現(xiàn)了存儲(chǔ)器出廠的可測(cè)試性。在編程電路中,設(shè)計(jì)了兩級(jí)電荷泵電路,實(shí)現(xiàn)了對(duì)內(nèi)部編程高壓的控制,避免了對(duì)未選中單元的誤編程。在讀出電路中,設(shè)計(jì)了靈敏放大器和兩級(jí)鎖存器,實(shí)現(xiàn)了數(shù)據(jù)穩(wěn)定而正確的讀出。對(duì)冗余測(cè)試電路、編程電路和讀出電路等各個(gè)功能模塊運(yùn)用工具進(jìn)行了模擬仿真驗(yàn)證。為了快速實(shí)現(xiàn)全電路的功能驗(yàn)證,通過(guò)將電路模塊用#$.)0代碼替換,借助仿真工具進(jìn)行了全電路的快速功能驗(yàn)證。功能驗(yàn)證后,為了保證電路功能的精確,對(duì)全電路進(jìn)行了*#"'模擬仿真,完成電路最終的設(shè)計(jì)。電路設(shè)計(jì)完成后,進(jìn)行了版圖的設(shè)計(jì)和實(shí)現(xiàn),介紹了版圖的布局布線,以及版圖中采用的抗輻照加固措施。運(yùn)用!.$#工具對(duì)版圖進(jìn)行了和的檢查驗(yàn)證,隨后進(jìn)行了寄生參數(shù)提取和后仿真,最終導(dǎo)出文件發(fā)送給)*($,進(jìn)行流片。最后,對(duì)實(shí)際流片后的芯片進(jìn)行了封裝與測(cè)試,測(cè)試結(jié)果驗(yàn)證了芯片讀寫(xiě)功能的正確性,并驗(yàn)證了存儲(chǔ)容量的大小滿(mǎn)足設(shè)計(jì)的指標(biāo)。
【關(guān)鍵詞】：反熔絲存儲(chǔ)器 電路設(shè)計(jì)與仿真 版圖設(shè)計(jì) 封裝測(cè)試
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-17
• 1.1 研究的背景和意義10-12
• 1.2 國(guó)內(nèi)外發(fā)展現(xiàn)狀12-15
• 1.3 論文結(jié)構(gòu)與主要工作15-17
• 第二章 反熔絲OTP存儲(chǔ)單元17-23
• 2.1 反熔絲擊穿機(jī)理17-18
• 2.2 反熔絲存儲(chǔ)單元設(shè)計(jì)18-22
• 2.2.1 1T1C單元結(jié)構(gòu)18-20
• 2.2.2 反熔絲單元仿真模型20-21
• 2.2.3 反熔絲單元仿真21-22
• 2.3 本章小結(jié)22-23
• 第三章 存儲(chǔ)器電路設(shè)計(jì)以及仿真驗(yàn)證23-47
• 3.1 整體電路結(jié)構(gòu)設(shè)計(jì)23-24
• 3.2 存儲(chǔ)器ESD防護(hù)設(shè)計(jì)24-28
• 3.2.1 ESD模型及常用防護(hù)器件24-25
• 3.2.2 OTP存儲(chǔ)器ESD保護(hù)方案25-28
• 3.3 存儲(chǔ)陣列及冗余測(cè)試電路設(shè)計(jì)28-33
• 3.3.1 存儲(chǔ)陣列及譯碼結(jié)構(gòu)29-31
• 3.3.2 冗余測(cè)試電路設(shè)計(jì)及仿真31-33
• 3.4 存儲(chǔ)器編程電路設(shè)計(jì)33-38
• 3.4.1 電荷泵振蕩信號(hào)產(chǎn)生電路33-34
• 3.4.2 電荷泵電路設(shè)計(jì)34-38
• 3.5 存儲(chǔ)器讀出電路38-42
• 3.5.1 靈敏放大器設(shè)計(jì)38-41
• 3.5.2 鎖存器設(shè)計(jì)41-42
• 3.6 OTP存儲(chǔ)器全電路仿真42-45
• 3.6.1 基于AMS的全電路功能驗(yàn)證43-45
• 3.6.2 基于Finesim的全電路模擬仿真45
• 3.7 本章小結(jié)45-47
• 第四章 存儲(chǔ)器物理實(shí)現(xiàn)47-55
• 4.1 版圖設(shè)計(jì)47-52
• 4.1.1 版圖布局布線47-49
• 4.1.2 版圖抗輻照加固49-52
• 4.2 版圖驗(yàn)證52
• 4.3 后仿真驗(yàn)證52-54
• 4.4 本章小結(jié)54-55
• 第五章 存儲(chǔ)器芯片測(cè)試55-62
• 5.1 測(cè)試系統(tǒng)56-58
• 5.2 芯片功能測(cè)試58-61
• 5.3 本章小結(jié)61-62
• 第六章 結(jié)論62-63
• 致謝63-64
• 參考文獻(xiàn)64-66
• 攻讀碩士學(xué)位期間取得的成果66-67

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前6條

1 田海燕;胡永強(qiáng);;體硅集成電路版圖抗輻射加固設(shè)計(jì)技術(shù)研究[J];電子與封裝;2013年09期

2 王剛;李平;李威;張國(guó)俊;謝小東;姜晶;;反熔絲的研究與應(yīng)用[J];材料導(dǎo)報(bào);2011年11期

3 章凌宇;賈宇明;李磊;胡明浩;;基于DICE結(jié)構(gòu)的抗輻射SRAM設(shè)計(jì)[J];微電子學(xué);2011年01期

4 羅尹虹;郭紅霞;張鳳祁;姚志斌;何寶平;岳素格;;0.6μm MOS器件穩(wěn)態(tài)總劑量損傷效應(yīng)研究[J];固體電子學(xué)研究與進(jìn)展;2010年01期

5 簡(jiǎn)維廷;趙永;張榮哲;;柵氧化層經(jīng)時(shí)擊穿物理模型應(yīng)用分析[J];半導(dǎo)體技術(shù);2010年02期

6 劉皓;景為平;;一種頻率可調(diào)CMOS環(huán)形振蕩器的分析與設(shè)計(jì)[J];電子器件;2006年04期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 范雪;一種新型反熔絲存儲(chǔ)器的研制及其抗輻射加固方法研究[D];電子科技大學(xué);2011年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前4條

1 周慶;高速OTP存儲(chǔ)器設(shè)計(jì)技術(shù)研究[D];電子科技大學(xué);2014年

2 陳奕含;OTP存儲(chǔ)器設(shè)計(jì)與實(shí)現(xiàn)技術(shù)研究[D];電子科技大學(xué);2012年

3 孟振飛;基于STM32處理器的水泵控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2010年

4 雷靜;存儲(chǔ)器測(cè)試方法的研究與測(cè)試程序的實(shí)現(xiàn)[D];電子科技大學(xué);2009年

，

本文編號(hào)：720775