發(fā)布時間：2017-08-22 06:30

  本文關(guān)鍵詞：基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)的物理實現(xiàn)

  更多相關(guān)文章： 低功耗 時鐘樹 時鐘門控 數(shù)據(jù)驅(qū)動

【摘要】：在高性能微處理器和SoC中,時鐘樹功耗占總功耗很大比重,時鐘門控技術(shù)是有效降低時鐘樹功耗的方法�；诰C合的時鐘門控技術(shù)遺留了大量冗余的時鐘脈沖,時鐘門控效率低,時鐘樹功耗優(yōu)化效果不理想。采用基于數(shù)據(jù)驅(qū)動的時鐘門控(Data-driven Clock Gating, DDCG)技術(shù)能夠有效關(guān)斷冗余時鐘脈沖,提高時鐘門控效率,進一步降低時鐘樹功耗。本文以基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)為研究重點,綜合考慮寄存器翻轉(zhuǎn)矢量之間的相關(guān)性和每個寄存器的物理位置,實現(xiàn)寄存器群組最優(yōu)化。本文將寄存器群組過程抽象為最小成本完美匹配(MCPM)問題,采用DDCG寄存器群組算法獲取最優(yōu)化的寄存器群組方式。該算法主要包括三部分：1) Edmonds算法實現(xiàn)一般圖加權(quán)最優(yōu)匹配；2)狀態(tài)矢量處理算法獲取寄存器群組冗余時鐘脈沖數(shù)量,用以表征寄存器翻轉(zhuǎn)矢量之間的相關(guān)性；3)最小覆蓋圓算法確定寄存器群組最小覆蓋圓直徑,用以表征寄存器物理位置的影響。針對傳統(tǒng)的DDCG技術(shù)面積開銷大的問題,本文給出了門控效率排序與篩選、組合式群組和異或邏輯近似等改進方法,實現(xiàn)功耗優(yōu)化和面積開銷的平衡。本文基于SMIC 40nm LOGIC工藝,首先在ISCAS89基準(zhǔn)電路上進行了物理實現(xiàn)和仿真實驗,并分析了該技術(shù)的適用條件,然后以DW8051和Cortex-M3處理器作為案例進行了詳細的數(shù)據(jù)分析和對比。結(jié)果表明,與基于綜合的時鐘門控技術(shù)相比,采用改進的DDCG技術(shù)時,時鐘樹功耗分別降低了33.13%和35.34%,總功耗分別降低了20.65%和16.42%,面積分別增加了12.5%和9.67%。與傳統(tǒng)的DDCG技術(shù)相比,采用改進的DDCG技術(shù)時,時鐘樹功耗分別降低了17.01%和31.92%,總功耗分別降低了14.3%和13.08%,面積分別降低了11.41%和11.74%。
【關(guān)鍵詞】：低功耗 時鐘樹 時鐘門控 數(shù)據(jù)驅(qū)動
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP332.11
【目錄】：

• 摘要5-6
• Abstract6-9
• 第一章 緒論9-15
• 1.1 研究背景9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-12
• 1.3 研究內(nèi)容及設(shè)計指標(biāo)12-13
• 1.4 論文組織結(jié)構(gòu)13-15
• 第二章 時鐘門控功耗優(yōu)化技術(shù)綜述15-27
• 2.1 功耗優(yōu)化的層次15-16
• 2.2 時鐘門控技術(shù)的原理16-23
• 2.2.1 時鐘門控降低動態(tài)功耗16-17
• 2.2.2 時鐘門控技術(shù)的實現(xiàn)形式17-21
• 2.2.3 時鐘門控的評價指標(biāo)21-23
• 2.3 數(shù)據(jù)驅(qū)動時鐘門控技術(shù)研究現(xiàn)狀23-25
• 2.4 本章小結(jié)25-27
• 第三章 基于數(shù)據(jù)驅(qū)動時鐘門控技術(shù)的設(shè)計與改進27-49
• 3.1 DDCG的基本工作原理27-33
• 3.1.1 基于綜合的時鐘門控效率低27-28
• 3.1.2 基本DDCG結(jié)構(gòu)功耗與數(shù)據(jù)翻轉(zhuǎn)率28-30
• 3.1.3 DDCG電路的時序分析30-32
• 3.1.4 DDCG技術(shù)的物理實現(xiàn)流程32-33
• 3.2 寄存器狀態(tài)矢量提取33-36
• 3.2.1 寄存器名列表獲取33-34
• 3.2.2 VPI接口程序定義34-36
• 3.2.3 VCS網(wǎng)表仿真36
• 3.3 寄存器群組算法的研究36-45
• 3.3.1 圖論的基本概念37-38
• 3.3.2 常用匹配的算法38-42
• 3.3.3 DDCG寄存器群組算法42-45
• 3.4 傳統(tǒng)DDCG電路的改進45-48
• 3.5 本章小結(jié)48-49
• 第四章 基于數(shù)據(jù)驅(qū)動時鐘門控技術(shù)的效果驗證49-65
• 4.1 物理實現(xiàn)與仿真實驗環(huán)境49
• 4.1.1 EDA工具環(huán)境49
• 4.1.2 工藝環(huán)境49
• 4.2 仿真結(jié)果與對比分析49-63
• 4.2.1 ISCAS89電路仿真結(jié)果分析50-54
• 4.2.2 DW8051電路仿真結(jié)果分析54-58
• 4.2.3 Cortex-M3電路仿真結(jié)果分析58-62
• 4.2.4 電路改進前后的仿真結(jié)果對比62-63
• 4.2.5 與相關(guān)文獻的橫向?qū)Ρ?/span>63
• 4.3 本章小結(jié)63-65
• 第五章 總結(jié)與展望65-67
• 5.1 總結(jié)65
• 5.2 展望65-67
• 致謝67-69
• 參考文獻69-71

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];電子元器件應(yīng)用;2010年12期

2 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];空間電子技術(shù);2011年01期

3 柯烈金;吳秀龍;徐太龍;;時鐘樹性能的研究及改進方法[J];電腦知識與技術(shù);2011年16期

4 李芝燕,嚴(yán)曉浪;高速多級時鐘網(wǎng)布線[J];半導(dǎo)體學(xué)報;2000年03期

5 鄧博仁,王金城,金西;基于深亞微米下時鐘樹算法優(yōu)化的研究[J];半導(dǎo)體技術(shù);2005年10期

6 江立強,陳朝陽,沈緒榜,鄭兆青;一種有效的多時鐘網(wǎng)絡(luò)時鐘樹綜合方案[J];計算機與數(shù)字工程;2005年11期

7 王永清;王禮生;;ASIC設(shè)計流程和方法[J];中國集成電路;2005年12期

8 ;安森美半導(dǎo)體完整時鐘解決方案滿足時鐘市場更高要求[J];中國集成電路;2008年11期

9 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時鐘樹設(shè)計方法[J];計算機工程;2008年12期

10 黃惠萍;陸偉成;付強;趙文慶;;基于延遲合并嵌入的帶障礙的時鐘樹布線算法[J];計算機輔助設(shè)計與圖形學(xué)學(xué)報;2008年06期

中國重要會議論文全文數(shù)據(jù)庫 前4條

1 劉戰(zhàn)濤;趙振宇;張民選;楊朱黎;張國強;;時鐘樹優(yōu)化方法研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 曾艷飛;張民選;趙振宇;;魚骨型時鐘結(jié)構(gòu)的設(shè)計與實現(xiàn)[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 楊正強;趙振宇;衣曉飛;宋衛(wèi)衛(wèi);陳安安;;基于EDI的混合型時鐘設(shè)計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 宋衛(wèi)衛(wèi);馬馳遠;趙振宇;楊正強;陳安安;;40nm工藝下精確時鐘借用方法的研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計與優(yōu)化算法研究[D];中國科學(xué)技術(shù)大學(xué);2007年

2 史江義;基于IP核的SOC設(shè)計關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

3 何小威;基于片上天線的高頻全局時鐘無線分布關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 何海昌;基于時鐘偏斜調(diào)度的VLSI時序優(yōu)化方法研究[D];電子科技大學(xué);2015年

2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計研究[D];西安電子科技大學(xué);2014年

3 張婷婷;ASIC后端設(shè)計中的時鐘樹綜合優(yōu)化研究[D];湘潭大學(xué);2015年

4 龐佳軍;低電壓時鐘樹結(jié)構(gòu)的研究與實現(xiàn)[D];東南大學(xué);2015年

5 任力爭;基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)的物理實現(xiàn)[D];東南大學(xué);2016年

6 徐亮;低電壓抗工藝波動時鐘樹的設(shè)計及實現(xiàn)[D];東南大學(xué);2016年

7 童思原;低功耗藍牙4.0鏈路層的硬件設(shè)計[D];東南大學(xué);2016年

8 嚴(yán)石;面向DSP的時鐘門控技術(shù)的優(yōu)化與設(shè)計[D];東南大學(xué);2016年

9 符仕聰;基于寄存器聚類的低功耗DDR PHY時鐘樹設(shè)計[D];東南大學(xué);2016年

10 張衍奎;高性能芯片時鐘樹的物理設(shè)計與實現(xiàn)[D];大連理工大學(xué);2015年

，

本文編號：717577