發(fā)布時(shí)間：2017-08-21 01:26

  本文關(guān)鍵詞：OpenSPARC T1處理器的存儲(chǔ)機(jī)制研究及驗(yàn)證

  更多相關(guān)文章： OpenSPARC T1 Cache 優(yōu)化技術(shù) 空間鎖環(huán) 教學(xué)平臺(tái)

【摘要】：隨著微電子工藝水平的不斷發(fā)展,摩爾定律不斷得到驗(yàn)證,傳統(tǒng)的單核處理器已經(jīng)很難適應(yīng)諸多應(yīng)用對(duì)處理器性能的要求,多核多線(xiàn)程處理器應(yīng)運(yùn)而生。高速緩存(Cache)是多核多線(xiàn)程處理器片內(nèi)的核心組件,其性能對(duì)處理器的整體性能有著至關(guān)重要的影響。因此,本文選擇了Sun公司的開(kāi)源64位CMT處理器OpenSPARC T1為研究對(duì)象,對(duì)該處理器的Cache工作機(jī)制及優(yōu)化策略、評(píng)測(cè)工具展開(kāi)了較為深入的研究,并在上述工作基礎(chǔ)上,根據(jù)本科教學(xué)的需求設(shè)計(jì)了OpenCache教學(xué)平臺(tái)用于本科生輔助學(xué)習(xí)。本文首先介紹了當(dāng)前微處理器的發(fā)展趨勢(shì),對(duì)其相關(guān)技術(shù)特別是Cache工作機(jī)制進(jìn)行了詳細(xì)的闡述。根據(jù)OpenSPARC T1處理器開(kāi)放的源代碼,分析了該處理器的體系結(jié)構(gòu)。在此之后,本文對(duì)OpenSPARC T1處理器的Cache及數(shù)據(jù)交互機(jī)制進(jìn)行了深入的研究,重點(diǎn)分析了OpenSPARC T1處理器所采用的6種Cache優(yōu)化技術(shù),并通過(guò)SimpleScalar模擬器進(jìn)行了驗(yàn)證。在此基礎(chǔ)上,本文對(duì)OpenSPARC T1處理器Cache抖動(dòng)問(wèn)題的優(yōu)化方法進(jìn)行探索,使用一種軟硬件優(yōu)化技術(shù)相結(jié)合的空間鎖環(huán)優(yōu)化技術(shù),計(jì)算了該技術(shù)在提升OpenSPARC T1處理器系統(tǒng)性能方面的理論收益值。其次,本文設(shè)計(jì)了一種專(zhuān)為Cache教學(xué)服務(wù)的OpenCache教學(xué)平臺(tái),OpenCache基于OpenSPARC T1處理器硬件平臺(tái),其設(shè)計(jì)源于在學(xué)界和工業(yè)界大量應(yīng)用的開(kāi)源模擬器SimpleScalar。本文詳細(xì)分析了該平臺(tái)的設(shè)計(jì)需求,歸納出了設(shè)計(jì)時(shí)應(yīng)注意的要點(diǎn),根據(jù)OpenSPARC T1處理器RTL級(jí)源代碼,使用EDA工具搭建了仿真環(huán)境,進(jìn)行了回歸測(cè)試。OpenCache依據(jù)教學(xué)需求設(shè)計(jì)了4大項(xiàng)共8個(gè)功能系統(tǒng),介紹了OpenCache教學(xué)平臺(tái)的實(shí)現(xiàn)過(guò)程,包括軟件結(jié)構(gòu)、工作流程、結(jié)果參數(shù)輸出等。通過(guò)OpenCache教學(xué)平臺(tái),學(xué)生可以更加深入的理解、掌握以O(shè)penSPARC T1為代表的CMT計(jì)算機(jī)的Cache技術(shù)。
【關(guān)鍵詞】：OpenSPARC T1 Cache 優(yōu)化技術(shù) 空間鎖環(huán) 教學(xué)平臺(tái)
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TP332;TP311.52
【目錄】：

• 致謝7-8
• 摘要8-9
• ABSTRACT9-17
• 1 引言17-26
• 1.1 微處理器的發(fā)展趨勢(shì)及瓶頸17-19
• 1.2 微處理器中的常用技術(shù)19-21
• 1.2.1 流水線(xiàn)技術(shù)19-21
• 1.2.2 指令級(jí)并行21
• 1.3 多核處理器21-24
• 1.3.1 常見(jiàn)的并行計(jì)算結(jié)構(gòu)22
• 1.3.2 CMT處理器的優(yōu)勢(shì)22-24
• 1.4 本文的研究?jī)?nèi)容24
• 1.5 本文的研究意義24-25
• 1.6 本文的組織結(jié)構(gòu)25-26
• 2 多核處理器的片內(nèi)存儲(chǔ)機(jī)制26-40
• 2.1 多核處理器Cache機(jī)制的提出與基本原理26-27
• 2.2 多核處理器中的Cache結(jié)構(gòu)27-31
• 2.2.1 二級(jí)Cache的共享與私有28-29
• 2.2.2 非一致Cache結(jié)構(gòu)29-31
• 2.3 Cache的放置與替換31-35
• 2.3.1 Cache的映射規(guī)則31-34
• 2.3.2 Cache的替換策略34
• 2.3.3 Cache的寫(xiě)策略34-35
• 2.4 多核處理器Cache的一致性問(wèn)題35-39
• 2.4.1 Cache一致性的定義36
• 2.4.2 基于監(jiān)聽(tīng)的一致性協(xié)議36-38
• 2.4.3 基于目錄的一致性協(xié)議38-39
• 2.5 本章小結(jié)39-40
• 3 OpenSPARC T1處理器的存儲(chǔ)機(jī)制40-55
• 3.1 OpenSPARC T1處理器概述40-43
• 3.1.1 OpenSPARC T1處理器簡(jiǎn)介40-41
• 3.1.2 SPARC V9處理器核41-43
• 3.1.3 OpenSPARC T1處理器的其他組件43
• 3.2 OpenSPARC T1處理器的一級(jí)緩存43-46
• 3.2.1 I-Cache43
• 3.2.2 I-Cache的填充路徑43-44
• 3.2.3 I-Cache的缺失路徑44-45
• 3.2.4 D-Cache45-46
• 3.3 OpenSPARC T1處理器的二級(jí)緩存46-51
• 3.3.1 L2-Cache Bank的結(jié)構(gòu)46-49
• 3.3.2 L2-Cache流水線(xiàn)49-50
• 3.3.3 L2-Cache的一致性50-51
• 3.4 OpenSPARC T1處理器的片內(nèi)互聯(lián)與數(shù)據(jù)傳輸51-54
• 3.4.1 OpenSPARC T1處理器中的CPU-Cache交叉開(kāi)關(guān)51-52
• 3.4.2 PCX的數(shù)據(jù)傳輸52-53
• 3.4.3 CPX的數(shù)據(jù)傳輸53-54
• 3.5 本章小結(jié)54-55
• 4 OpenSPARC T1處理器中Cache優(yōu)化的研究與探索55-69
• 4.1 Cache的性能指標(biāo)55-56
• 4.2 減少Cache的缺失率56-60
• 4.2.1 增加Cache塊大小58
• 4.2.2 增大Cache總?cè)萘?/span>58-59
• 4.2.3 增加相聯(lián)度59-60
• 4.3 減少Cache的命中時(shí)間60-61
• 4.4 減少Cache的缺失代價(jià)61-63
• 4.4.1 多級(jí)Cache結(jié)構(gòu)61-62
• 4.4.2 讀缺失的優(yōu)先級(jí)高于寫(xiě)操作62-63
• 4.5 OpenSPARC T1處理器Cache的優(yōu)化探索63-67
• 4.5.1 Cache抖動(dòng)現(xiàn)象63
• 4.5.2 使用循環(huán)Cache優(yōu)化Cache抖動(dòng)63-64
• 4.5.3 使用空間鎖環(huán)優(yōu)化Cache抖動(dòng)64-66
• 4.5.4 空間鎖環(huán)優(yōu)化收益分析66-67
• 4.6 本章小結(jié)67-69
• 5 OpenCache教學(xué)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)69-90
• 5.1 設(shè)計(jì)背景與需求分析69-70
• 5.1.1 設(shè)計(jì)背景69
• 5.1.2 需求分析69-70
• 5.2 設(shè)計(jì)要點(diǎn)70
• 5.3 仿真環(huán)境設(shè)定70-76
• 5.3.1 仿真系統(tǒng)要求70-71
• 5.3.2 仿真總體流程71-74
• 5.3.3 回歸測(cè)試74-76
• 5.4 OpenCache的功能設(shè)計(jì)76-85
• 5.4.1 OpenCache的層級(jí)系統(tǒng)77-78
• 5.4.2 OpenCache的結(jié)構(gòu)系統(tǒng)78-81
• 5.4.3 OpenCache的策略系統(tǒng)81-83
• 5.4.4 其他優(yōu)化技術(shù)系統(tǒng)83-84
• 5.4.5 OpenCache教學(xué)平臺(tái)的操作步驟84-85
• 5.5 OpenCache教學(xué)平臺(tái)的實(shí)現(xiàn)85-88
• 5.5.1 OpenCache的軟件體系結(jié)構(gòu)85-86
• 5.5.2 OpenCache的工作流程86-87
• 5.5.3 OpenCache的參數(shù)輸出87-88
• 5.6 本章小結(jié)88-90
• 6 總結(jié)與展望90-92
• 6.1 工作總結(jié)90
• 6.2 研究展望90-92
• 參考文獻(xiàn)92-96
• 攻讀碩士學(xué)位期間的學(xué)術(shù)活動(dòng)及成果情況96

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 陶品;;嵌入式系統(tǒng)——第二講 百花齊放的嵌入式處理器[J];世界電子元器件;2006年03期

2 李超;張美琳;楊旭;徐勇軍;駱祖瑩;;安全處理器體系結(jié)構(gòu)的現(xiàn)狀與展望[J];小型微型計(jì)算機(jī)系統(tǒng);2011年10期

3 王恩東;秦濟(jì)龍;;處理器互聯(lián)體系結(jié)構(gòu)的一些特點(diǎn)分析[J];科學(xué)技術(shù)與工程;2011年30期

4 余衛(wèi)東;MMX技術(shù)[J];電腦知識(shí);1997年03期

5 Dipl.-Ing.Alexander Sch銉der;;嵌入式處理器解決車(chē)載多媒體系統(tǒng)中的設(shè)計(jì)難題[J];世界電子元器件;2007年12期

6 C.A.(Al)Dennis ,陳瑞源 ,力康;公用信號(hào)處理器的應(yīng)用和設(shè)計(jì)[J];系統(tǒng)工程與電子技術(shù);1987年06期

7 張健;奔騰Ⅱ、奔騰Ⅱ至強(qiáng)、賽揚(yáng)處理器各司其職[J];電腦技術(shù);1998年09期

8 Robert Cravotta;;可配置處理器應(yīng)用日趨紅火[J];電子設(shè)計(jì)技術(shù);2003年11期

9 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實(shí)現(xiàn)[J];廣州大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年04期

10 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和應(yīng)用綜述[J];信息工程大學(xué)學(xué)報(bào);2006年04期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前3條

1 宋緋;劉曉寧;;DSP/MCU結(jié)構(gòu)的新型處理器[A];第九屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實(shí)現(xiàn)和優(yōu)化[A];2008'中國(guó)信息技術(shù)與應(yīng)用學(xué)術(shù)論壇論文集（二）[C];2008年

3 周巍;孫冰;戰(zhàn)立明;呂建華;王國(guó)仁;于戈;;基于DOM模型的XML查詢(xún)處理器的設(shè)計(jì)與實(shí)現(xiàn)[A];第十八屆全國(guó)數(shù)據(jù)庫(kù)學(xué)術(shù)會(huì)議論文集（研究報(bào)告篇）[C];2001年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前10條

1 ;處理器上演多核大戲[N];計(jì)算機(jī)世界;2005年

2 心元;PC“心臟”的搏擊[N];計(jì)算機(jī)世界;2004年

3 清華大學(xué)微處理器與SoC技 術(shù)研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計(jì)算機(jī)世界;2005年

4 清華大學(xué)微處理器與SoC技術(shù)研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開(kāi)啟處理器效能時(shí)代[N];計(jì)算機(jī)世界;2005年

5 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報(bào);2004年

6 四川 王毅;變革進(jìn)行時(shí)[N];電腦報(bào);2004年

7 清華大學(xué)微處理器與SoC技術(shù)研究中心 汪東升;多核技術(shù)天地廣闊[N];計(jì)算機(jī)世界;2006年

8 本報(bào)記者 李獻(xiàn) 王皓;2002年服務(wù)器四大景觀[N];計(jì)算機(jī)世界;2003年

9 ;MontaVista Linux 2．1跨平臺(tái)[N];中國(guó)計(jì)算機(jī)報(bào);2002年

10 ;CPU技術(shù)進(jìn)步牛氣沖天[N];計(jì)算機(jī)世界;2004年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 吳臻志;多標(biāo)準(zhǔn)高性能前向糾錯(cuò)碼處理器[D];北京理工大學(xué);2015年

2 劉曉楠;面向國(guó)產(chǎn)處理器的二進(jìn)制翻譯關(guān)鍵技術(shù)研究[D];解放軍信息工程大學(xué);2014年

3 李戰(zhàn)輝;二進(jìn)制轉(zhuǎn)譯加速方法及其在低電壓處理器中的應(yīng)用研究[D];浙江大學(xué);2016年

4 高軍;CAMPER：一種高效能處理器核體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

5 魏繼增;可配置可擴(kuò)展處理器關(guān)鍵問(wèn)題研究[D];天津大學(xué);2010年

6 霍文捷;嵌入式處理器安全運(yùn)行機(jī)制的研究與設(shè)計(jì)[D];華中科技大學(xué);2010年

7 從明;類(lèi)數(shù)據(jù)流驅(qū)動(dòng)的分片式處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

8 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

9 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

10 任永青;邏輯核動(dòng)態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 梁彥;可配置的眾核結(jié)構(gòu)驗(yàn)證系統(tǒng)的研究與實(shí)現(xiàn)[D];中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院);2015年

2 張艷;面向通信算法的處理器核功能部件的設(shè)計(jì)和實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

3 曹金陽(yáng);猜測(cè)并行多核體系結(jié)構(gòu)模擬環(huán)境研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

4 范孟秋;基于LISA的專(zhuān)用指令集處理器匯編工具鏈的研究與實(shí)現(xiàn)[D];南開(kāi)大學(xué);2015年

5 侯澤君;OpenSPARC T1處理器的存儲(chǔ)機(jī)制研究及驗(yàn)證[D];合肥工業(yè)大學(xué);2016年

6 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

7 黃冕;X處理器存儲(chǔ)一致性模型的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

8 趙燦明;分片式處理器上激進(jìn)執(zhí)行模型分析[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

9 劉晉汾;處理器描述語(yǔ)言的研究與應(yīng)用[D];解放軍信息工程大學(xué);2011年

10 劉子揚(yáng);基于虛擬計(jì)算群的眾核處理器動(dòng)態(tài)在線(xiàn)任務(wù)調(diào)度算法研究[D];上海交通大學(xué);2013年

，

本文編號(hào)：710044