發(fā)布時(shí)間：2017-08-20 18:26

  本文關(guān)鍵詞：數(shù)字減法器電路設(shè)計(jì)的可信分析

  更多相關(guān)文章： 輸出誤差模型 能量消耗模型 幾何規(guī)劃 全減器 延時(shí)

【摘要】：集成電路是信息技術(shù)產(chǎn)業(yè)的核心和基礎(chǔ)，是推動(dòng)國民經(jīng)濟(jì)信息化的重要保證。數(shù)字減法器電路是構(gòu)成集成電路的重要基礎(chǔ)電路，針對(duì)數(shù)字減法器電路設(shè)計(jì)的可信分析與驗(yàn)證是集成電路設(shè)計(jì)與分析的重要環(huán)節(jié)。數(shù)字減法器電路在工作過程中由于信號(hào)傳輸?shù)挠绊憰?huì)產(chǎn)生時(shí)間延時(shí)，延時(shí)使得電路在時(shí)鐘周期內(nèi)采樣得到的輸出結(jié)果與理論上電路正確的邏輯輸出結(jié)果存在誤差，從而可能導(dǎo)致整個(gè)電路工作異常甚至崩潰。 全減器作為電路基本的單元，是CPU等運(yùn)算電路的核心，其速度和功耗等方面的性能直接影響到集成電路的整體性能。隨著信息技術(shù)的不斷發(fā)展，消費(fèi)者對(duì)低功耗、高性能和高集成度的不斷追求，，在電路設(shè)計(jì)過程中需要考慮越來越多的性能因素，如功耗、可靠性、延時(shí)、漏電等。本文主要考慮的是電路設(shè)計(jì)的可靠性，特別是針對(duì)數(shù)字減法器電路延時(shí)導(dǎo)致的輸出誤差問題，從形式化的角度對(duì)數(shù)字減法器電路進(jìn)行刻畫，將電路中離散的信號(hào)連續(xù)建模，分別建立輸出誤差模型和能量消耗模型，通過幾何規(guī)劃及凸規(guī)劃理論對(duì)電路的模型形式化分析和可信度量，提高數(shù)字減法器電路設(shè)計(jì)的可信性。
【關(guān)鍵詞】：輸出誤差模型 能量消耗模型 幾何規(guī)劃 全減器 延時(shí)
【學(xué)位授予單位】：廣西民族大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP332.21
【目錄】：

• 摘要3-4
• ABSTRACT4-7
• 第一章 緒論7-10
• 1.1 本文的研究背景及意義7-8
• 1.2 本文的主要工作及框架結(jié)構(gòu)8-10
• 1.2.1 本文的主要工作8-9
• 1.2.2 本文的框架結(jié)構(gòu)9-10
• 第二章 數(shù)字減法器電路10-23
• 2.1 數(shù)字減法器電路的基本原理10-16
• 2.1.1 半減器與全減器10-14
• 2.1.2 串行進(jìn)位減法器14-16
• 2.2 數(shù)字減法器電路的性能指標(biāo)16-18
• 2.2.1 運(yùn)算速度指標(biāo)——延時(shí)16-17
• 2.2.2 能量消耗指標(biāo)——功耗17-18
• 2.2.3 可靠性指標(biāo)——誤差18
• 2.3 數(shù)字減法器電路的模型18-22
• 2.3.1 數(shù)字減法器電路的輸出誤差模型19-22
• 2.3.2 數(shù)字減法器電路的能量消耗模型22
• 2.4 本章小結(jié)22-23
• 第三章 幾何規(guī)劃與凸規(guī)劃23-29
• 3.1 幾何規(guī)劃與凸規(guī)劃基本理論23-28
• 3.1.1 幾何規(guī)劃基本理論23-26
• 3.1.2 凸規(guī)劃基本理論26
• 3.1.3 幾何規(guī)劃與凸規(guī)劃之間的轉(zhuǎn)換關(guān)系26-28
• 3.2 本章小結(jié)28-29
• 第四章 數(shù)字減法器電路的形式化可信分析29-35
• 4.1 基于幾何規(guī)劃與凸規(guī)劃的減法器可信分析方法29-31
• 4.2 實(shí)例分析31-34
• 4.3 本章小結(jié)34-35
• 第五章 總結(jié)與展望35-36
• 5.1 本文工作總結(jié)35
• 5.2 未來工作35-36
• 參考文獻(xiàn)36-40
• 致謝40-41
• 攻讀碩士期間參與的科研項(xiàng)目41-42
• 攻讀碩士期間發(fā)表的學(xué)術(shù)論文42

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 黃舒懷,蔡敏;超前進(jìn)位加法器的一種優(yōu)化設(shè)計(jì)[J];半導(dǎo)體技術(shù);2004年08期

2 吳珂;甘學(xué)溫;趙寶瑛;;對(duì)加法器CCS進(jìn)位鏈的改進(jìn)[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年03期

3 陳書開,唐貴平,吳建華;十進(jìn)制全加器與十進(jìn)制全減器及乘法器的T門網(wǎng)絡(luò)設(shè)計(jì)[J];長沙電力學(xué)院學(xué)報(bào)(自然科學(xué)版);2000年04期

4 陳書開;十值“閾”門和T門電路的研究[J];電路與系統(tǒng)學(xué)報(bào);2000年01期

5 張嘉琛;蔣劍飛;毛志剛;;基于功能復(fù)用的高性能ALU設(shè)計(jì)[J];信息技術(shù);2010年03期

6 劉杰;易茂祥;;4個(gè)加數(shù)的并行加法器及擴(kuò)展接口的研究[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年11期

7 雷路路;沈繼忠;;低功耗CMOS三值四輸入全加器設(shè)計(jì)及其應(yīng)用[J];浙江大學(xué)學(xué)報(bào)(理學(xué)版);2011年03期

8 安印龍,許琪,楊銀堂;并行加法器的研究與設(shè)計(jì)[J];晉中師范高等�？茖W(xué)校學(xué)報(bào);2003年04期

9 肖繼學(xué);陳光

本文編號(hào)：708212