本文關(guān)鍵詞：一種高性能PCI橋總線(xiàn)接口的驗(yàn)證與測(cè)試

  更多相關(guān)文章： PCI橋 驗(yàn)證 測(cè)試 總線(xiàn)接口

【摘要】：隨著集成電路設(shè)計(jì)規(guī)模的不斷增大和設(shè)計(jì)復(fù)雜度的不斷提高,設(shè)計(jì)出的產(chǎn)品的功能呈現(xiàn)多樣化。功能豐富的集成電路產(chǎn)品對(duì)用戶(hù)來(lái)說(shuō)極其方便,但對(duì)集成電路產(chǎn)品的設(shè)計(jì)者和制造者來(lái)說(shuō),將是巨大的挑戰(zhàn),單就驗(yàn)證一個(gè)環(huán)節(jié)來(lái)說(shuō),功能越復(fù)雜,驗(yàn)證越是難以操作。目前,驗(yàn)證與測(cè)試是整個(gè)芯片設(shè)計(jì)流程中最耗時(shí)、最復(fù)雜的環(huán)節(jié),占據(jù)了整個(gè)開(kāi)發(fā)時(shí)間的50%~70%,是項(xiàng)目成功的關(guān)鍵。如何對(duì)復(fù)雜的芯片進(jìn)行驗(yàn)證和測(cè)試,保證芯片設(shè)計(jì)的正確性和可靠性,已經(jīng)成為集成電路發(fā)展過(guò)程中的一大難題。問(wèn)題的解決不但要在技術(shù)上取得突破,還要依賴(lài)于對(duì)整個(gè)功能驗(yàn)證領(lǐng)域內(nèi)的所有資源的有效利用,深入研究驗(yàn)證方法學(xué),找到正確、合適、高效的方法。本文對(duì)基于功能信息的驗(yàn)證方法學(xué)進(jìn)行了重點(diǎn)研究,還討論了若干驗(yàn)證技術(shù),比較了各種技術(shù)的優(yōu)缺點(diǎn),選擇了適用于本款芯片的驗(yàn)證方法。對(duì)于復(fù)雜的芯片設(shè)計(jì)進(jìn)行功能驗(yàn)證,要選擇正確的方法和合適的技術(shù),搭建強(qiáng)大的驗(yàn)證平臺(tái),提升驗(yàn)證的自動(dòng)化程度,提高驗(yàn)證的效率,進(jìn)而減少驗(yàn)證的時(shí)間。方法的選擇至關(guān)重要,具體的依據(jù)是待測(cè)芯片內(nèi)部的結(jié)構(gòu)和要實(shí)現(xiàn)的功能行為。由于待測(cè)芯片內(nèi)部結(jié)構(gòu)較復(fù)雜,功能點(diǎn)較多,所以本文選擇的是仿真驗(yàn)證的方法,便于直觀的觀察驗(yàn)證結(jié)果。本文的研究對(duì)象是基于本人參與的具體驗(yàn)證項(xiàng)目,待測(cè)設(shè)計(jì)是一款PCI-PCI橋芯片(由于涉密等原因,文中不便出現(xiàn)具體項(xiàng)目代號(hào),全文都用“某PCI橋芯片”來(lái)代替),最高傳輸速率可達(dá)528MB/s,所有接口能在25Mhz到66Mhz下工作,該芯片的功能是實(shí)現(xiàn)兩條PCI總線(xiàn)之間的數(shù)據(jù)傳輸,擴(kuò)展PCI總線(xiàn),使能掛載更多的設(shè)備。本人的研究工作是芯片一級(jí)接口到二級(jí)接口方向所有功能項(xiàng)的驗(yàn)證和測(cè)試,并分析驗(yàn)證結(jié)果。本文的具體工作概括如下:1.對(duì)比分析了幾種常見(jiàn)的驗(yàn)證方法,根據(jù)待測(cè)芯片的實(shí)際情況,綜合考慮相關(guān)資源配置,選擇了基于仿真的功能驗(yàn)證方法來(lái)完成驗(yàn)證工作。2.制定了詳細(xì)的驗(yàn)證方案,搭建驗(yàn)證平臺(tái),編寫(xiě)基本任務(wù),撰寫(xiě)測(cè)試用例,利用專(zhuān)業(yè)工具NC_verilog進(jìn)行仿真,在測(cè)試用例中,對(duì)每一項(xiàng)的功能驗(yàn)證全面考慮,不遺漏功能點(diǎn),保證功能驗(yàn)證的準(zhǔn)確性和全面性。3.分析功能驗(yàn)證的仿真結(jié)果,結(jié)果表明仿真驗(yàn)證覆蓋了所有的功能點(diǎn),與設(shè)計(jì)要求一致。由此可見(jiàn),本文選擇的驗(yàn)證方法是可行的,對(duì)于其他類(lèi)型相似的芯片驗(yàn)證工作具有一定的參考價(jià)值。4.在芯片投片成功后,對(duì)芯片的功能和性能參數(shù)進(jìn)行了上機(jī)測(cè)試。測(cè)試結(jié)果令人滿(mǎn)意,功能正確,主要的DC參數(shù)在正常范圍內(nèi),芯片性能良好,為今后的大規(guī)模生產(chǎn)提供了品質(zhì)保障。
【關(guān)鍵詞】：PCI橋 驗(yàn)證 測(cè)試 總線(xiàn)接口
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TP334.7
【目錄】：

• 摘要5-7
• ABSTRACT7-12
• 符號(hào)對(duì)照表12-13
• 縮略語(yǔ)對(duì)照表13-16
• 第一章 緒論16-22
• 1.1 研究的背景和意義16
• 1.2 PCI-PCI橋16-18
• 1.3 集成電路設(shè)計(jì)驗(yàn)證的國(guó)內(nèi)外現(xiàn)狀18-19
• 1.4 本文的主要研究工作19-22
• 第二章 接口芯片驗(yàn)證原理及驗(yàn)證技術(shù)22-32
• 2.1 驗(yàn)證的基本原理22-25
• 2.1.1 驗(yàn)證的概念22-23
• 2.1.2 驗(yàn)證平臺(tái)23-24
• 2.1.3 驗(yàn)證流程24-25
• 2.2 驗(yàn)證技術(shù)和驗(yàn)證方法學(xué)25-29
• 2.2.1 驗(yàn)證技術(shù)26-27
• 2.2.2 驗(yàn)證中存在的挑戰(zhàn)27-28
• 2.2.3 驗(yàn)證方法學(xué)28-29
• 2.3 待測(cè)芯片基本架構(gòu)29-31
• 2.3.1 配置空間29-31
• 2.3.2 內(nèi)部仲裁電路31
• 2.4 本章小結(jié)31-32
• 第三章 某PCI橋芯片特性與結(jié)構(gòu)分析32-50
• 3.1 某PCI橋芯片的應(yīng)用和特性32-35
• 3.1.1 某PCI橋芯片的應(yīng)用32-34
• 3.1.2 芯片的特性34-35
• 3.2 某PCI橋芯片的外部接35-39
• 3.2.1 管腳信號(hào)介紹36-38
• 3.2.2 芯片的功能架構(gòu)及接.設(shè)計(jì)38-39
• 3.3 總線(xiàn)命令和基本傳輸機(jī)制39-43
• 3.3.1 總線(xiàn)命令39-41
• 3.3.2 基本傳輸機(jī)制41-43
• 3.4 某PCI橋芯片的功能驗(yàn)證策略43-47
• 3.4.1 功能點(diǎn)的提取43-46
• 3.4.2 驗(yàn)證平臺(tái)的搭建46-47
• 3.4.3 基本任務(wù)和測(cè)試向量47
• 3.5 本章小結(jié)47-50
• 第四章 一級(jí)總線(xiàn)接.的仿真驗(yàn)證與測(cè)試50-76
• 4.1 一級(jí)Master傳輸50-61
• 4.1.1 一級(jí)Master寫(xiě)操作50-57
• 4.1.2 一級(jí)Master讀操作57-61
• 4.2 奇偶校驗(yàn)錯(cuò)誤檢測(cè)61-65
• 4.2.1 地址奇偶錯(cuò)誤檢測(cè)61-63
• 4.2.2 數(shù)據(jù)奇偶錯(cuò)誤檢測(cè)63-65
• 4.3 其他操作65-69
• 4.3.1 獨(dú)占性訪(fǎng)問(wèn)65-67
• 4.3.2 一級(jí)時(shí)鐘頻率測(cè)量67-69
• 4.4 某PCI橋芯片測(cè)試69-74
• 4.4.1 測(cè)試原理70-71
• 4.4.2 測(cè)試結(jié)果71-74
• 4.5 本章小結(jié)74-76
• 第五章 總結(jié)與展望76-78
• 5.1 研究總結(jié)76
• 5.2 研究展望76-78
• 參考文獻(xiàn)78-80
• 致謝80-82
• 作者簡(jiǎn)介82-83

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 高春陽(yáng);杜升平;羅傳欣;;一種基于CompactPCI總線(xiàn)控制電路的設(shè)計(jì)[J];科學(xué)技術(shù)與工程;2007年17期

，

本文編號(hào)：676552