本文關(guān)鍵詞：一種高性能PCI橋總線接口的驗證與測試

  更多相關(guān)文章： PCI橋 驗證 測試 總線接口

【摘要】：隨著集成電路設(shè)計規(guī)模的不斷增大和設(shè)計復(fù)雜度的不斷提高,設(shè)計出的產(chǎn)品的功能呈現(xiàn)多樣化。功能豐富的集成電路產(chǎn)品對用戶來說極其方便,但對集成電路產(chǎn)品的設(shè)計者和制造者來說,將是巨大的挑戰(zhàn),單就驗證一個環(huán)節(jié)來說,功能越復(fù)雜,驗證越是難以操作。目前,驗證與測試是整個芯片設(shè)計流程中最耗時、最復(fù)雜的環(huán)節(jié),占據(jù)了整個開發(fā)時間的50%~70%,是項目成功的關(guān)鍵。如何對復(fù)雜的芯片進行驗證和測試,保證芯片設(shè)計的正確性和可靠性,已經(jīng)成為集成電路發(fā)展過程中的一大難題。問題的解決不但要在技術(shù)上取得突破,還要依賴于對整個功能驗證領(lǐng)域內(nèi)的所有資源的有效利用,深入研究驗證方法學(xué),找到正確、合適、高效的方法。本文對基于功能信息的驗證方法學(xué)進行了重點研究,還討論了若干驗證技術(shù),比較了各種技術(shù)的優(yōu)缺點,選擇了適用于本款芯片的驗證方法。對于復(fù)雜的芯片設(shè)計進行功能驗證,要選擇正確的方法和合適的技術(shù),搭建強大的驗證平臺,提升驗證的自動化程度,提高驗證的效率,進而減少驗證的時間。方法的選擇至關(guān)重要,具體的依據(jù)是待測芯片內(nèi)部的結(jié)構(gòu)和要實現(xiàn)的功能行為。由于待測芯片內(nèi)部結(jié)構(gòu)較復(fù)雜,功能點較多,所以本文選擇的是仿真驗證的方法,便于直觀的觀察驗證結(jié)果。本文的研究對象是基于本人參與的具體驗證項目,待測設(shè)計是一款PCI-PCI橋芯片(由于涉密等原因,文中不便出現(xiàn)具體項目代號,全文都用“某PCI橋芯片”來代替),最高傳輸速率可達528MB/s,所有接口能在25Mhz到66Mhz下工作,該芯片的功能是實現(xiàn)兩條PCI總線之間的數(shù)據(jù)傳輸,擴展PCI總線,使能掛載更多的設(shè)備。本人的研究工作是芯片一級接口到二級接口方向所有功能項的驗證和測試,并分析驗證結(jié)果。本文的具體工作概括如下:1.對比分析了幾種常見的驗證方法,根據(jù)待測芯片的實際情況,綜合考慮相關(guān)資源配置,選擇了基于仿真的功能驗證方法來完成驗證工作。2.制定了詳細的驗證方案,搭建驗證平臺,編寫基本任務(wù),撰寫測試用例,利用專業(yè)工具NC_verilog進行仿真,在測試用例中,對每一項的功能驗證全面考慮,不遺漏功能點,保證功能驗證的準確性和全面性。3.分析功能驗證的仿真結(jié)果,結(jié)果表明仿真驗證覆蓋了所有的功能點,與設(shè)計要求一致。由此可見,本文選擇的驗證方法是可行的,對于其他類型相似的芯片驗證工作具有一定的參考價值。4.在芯片投片成功后,對芯片的功能和性能參數(shù)進行了上機測試。測試結(jié)果令人滿意,功能正確,主要的DC參數(shù)在正常范圍內(nèi),芯片性能良好,為今后的大規(guī)模生產(chǎn)提供了品質(zhì)保障。
【關(guān)鍵詞】：PCI橋 驗證 測試 總線接口
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP334.7
【目錄】：

• 摘要5-7
• ABSTRACT7-12
• 符號對照表12-13
• 縮略語對照表13-16
• 第一章 緒論16-22
• 1.1 研究的背景和意義16
• 1.2 PCI-PCI橋16-18
• 1.3 集成電路設(shè)計驗證的國內(nèi)外現(xiàn)狀18-19
• 1.4 本文的主要研究工作19-22
• 第二章 接口芯片驗證原理及驗證技術(shù)22-32
• 2.1 驗證的基本原理22-25
• 2.1.1 驗證的概念22-23
• 2.1.2 驗證平臺23-24
• 2.1.3 驗證流程24-25
• 2.2 驗證技術(shù)和驗證方法學(xué)25-29
• 2.2.1 驗證技術(shù)26-27
• 2.2.2 驗證中存在的挑戰(zhàn)27-28
• 2.2.3 驗證方法學(xué)28-29
• 2.3 待測芯片基本架構(gòu)29-31
• 2.3.1 配置空間29-31
• 2.3.2 內(nèi)部仲裁電路31
• 2.4 本章小結(jié)31-32
• 第三章 某PCI橋芯片特性與結(jié)構(gòu)分析32-50
• 3.1 某PCI橋芯片的應(yīng)用和特性32-35
• 3.1.1 某PCI橋芯片的應(yīng)用32-34
• 3.1.2 芯片的特性34-35
• 3.2 某PCI橋芯片的外部接35-39
• 3.2.1 管腳信號介紹36-38
• 3.2.2 芯片的功能架構(gòu)及接.設(shè)計38-39
• 3.3 總線命令和基本傳輸機制39-43
• 3.3.1 總線命令39-41
• 3.3.2 基本傳輸機制41-43
• 3.4 某PCI橋芯片的功能驗證策略43-47
• 3.4.1 功能點的提取43-46
• 3.4.2 驗證平臺的搭建46-47
• 3.4.3 基本任務(wù)和測試向量47
• 3.5 本章小結(jié)47-50
• 第四章 一級總線接.的仿真驗證與測試50-76
• 4.1 一級Master傳輸50-61
• 4.1.1 一級Master寫操作50-57
• 4.1.2 一級Master讀操作57-61
• 4.2 奇偶校驗錯誤檢測61-65
• 4.2.1 地址奇偶錯誤檢測61-63
• 4.2.2 數(shù)據(jù)奇偶錯誤檢測63-65
• 4.3 其他操作65-69
• 4.3.1 獨占性訪問65-67
• 4.3.2 一級時鐘頻率測量67-69
• 4.4 某PCI橋芯片測試69-74
• 4.4.1 測試原理70-71
• 4.4.2 測試結(jié)果71-74
• 4.5 本章小結(jié)74-76
• 第五章 總結(jié)與展望76-78
• 5.1 研究總結(jié)76
• 5.2 研究展望76-78
• 參考文獻78-80
• 致謝80-82
• 作者簡介82-83

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 高春陽;杜升平;羅傳欣;;一種基于CompactPCI總線控制電路的設(shè)計[J];科學(xué)技術(shù)與工程;2007年17期

，

本文編號：676552