本文關(guān)鍵詞：基于FPGA的數(shù)據(jù)延遲器和存儲(chǔ)器設(shè)計(jì)

  更多相關(guān)文章： FPGA芯片 RAM延長(zhǎng)器 No change模式 Read First模式 SD卡 FAT16文件系統(tǒng)

【摘要】：FPGA器件是一種可編程的邏輯陣列,屬于專用集成電路(ASIC)領(lǐng)域中的一種半定制電路,它解決了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。本文基于FPGA芯片設(shè)計(jì)了Read First模式雙口RAM數(shù)據(jù)延長(zhǎng)器,解決了兩路信號(hào)指定周期延遲的問(wèn)題,同時(shí)針對(duì)數(shù)字信號(hào)處理系統(tǒng)這種需要長(zhǎng)時(shí)間存儲(chǔ)數(shù)據(jù)的問(wèn)題,提出了基于FPGA芯片控制SD卡對(duì)系統(tǒng)中的數(shù)據(jù)進(jìn)行存儲(chǔ)的方法。 第一章簡(jiǎn)單介紹了本文的研究背景和FPGA發(fā)展歷程和結(jié)構(gòu)特征,給出了本文的研究目的和意義。 第二章主要介紹了FPGA的設(shè)計(jì)原理,分四個(gè)方面說(shuō)明了FPGA的設(shè)計(jì)流程。 第三章主要介紹了基于FPGA的數(shù)據(jù)延遲器的設(shè)計(jì)方法,同時(shí)比較了Nochange和Read First兩種模式下,實(shí)現(xiàn)的雙口RAM延長(zhǎng)器在所需時(shí)鐘頻率和資源消耗方面的特征。 第四章介紹了SD卡存儲(chǔ)系統(tǒng)的設(shè)計(jì),主要分析了SD卡中FAT16文件系統(tǒng)的時(shí)序特征和SD卡的設(shè)計(jì)原理圖,然后對(duì)各個(gè)模塊進(jìn)行了代碼設(shè)計(jì)和功能仿真,實(shí)現(xiàn)了SD卡存儲(chǔ)系統(tǒng)設(shè)計(jì)。 第五章主要對(duì)本文中所做的工作做了簡(jiǎn)要總結(jié),并對(duì)后續(xù)工作做了展望。
【關(guān)鍵詞】：FPGA芯片 RAM延長(zhǎng)器 No change模式 Read First模式 SD卡 FAT16文件系統(tǒng)
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要3-4
• Abstract4-7
• 第一章 緒論7-13
• 1.1 背景7
• 1.2 FPGA簡(jiǎn)介7-10
• 1.2.1 FPGA發(fā)展歷程7-8
• 1.2.2 FPGA結(jié)構(gòu)簡(jiǎn)介8-10
• 1.3 本文的研究?jī)?nèi)容10-11
• 1.4 本章小結(jié)11-12
• 本章參考文獻(xiàn)12-13
• 第二章 FPGA設(shè)計(jì)原理13-25
• 2.1 算法設(shè)計(jì)14-16
• 2.1.1 算法和構(gòu)架設(shè)計(jì)14-15
• 2.1.2 MATLAB軟件簡(jiǎn)介15-16
• 2.2 代碼設(shè)計(jì)16-18
• 2.3 代碼仿真18-21
• 2.4 板級(jí)調(diào)試21-24
• 2.5 本章小結(jié)24
• 本章參考文獻(xiàn)24-25
• 第三章 基于FPGA的數(shù)據(jù)延遲器設(shè)計(jì)25-36
• 3.1 FPGA芯片簡(jiǎn)介25-26
• 3.2 RAM IP核基本原理26-29
• 3.2.1 RAM P核簡(jiǎn)介26-28
• 3.2.2 RAM IP核三種操作模式說(shuō)明28-29
• 3.3 雙口RAM數(shù)據(jù)延遲器設(shè)計(jì)29-33
• 3.3.1 No Change模式雙口RAM延遲器設(shè)計(jì)29-31
• 3.3.2 Read First模式雙口RAM延遲器設(shè)計(jì)31-33
• 3.3 Read First模式雙口RAM延遲器板級(jí)調(diào)試33-34
• 3.4 本章小結(jié)34
• 本章參考文獻(xiàn)34-36
• 第四章 SD卡存儲(chǔ)系統(tǒng)設(shè)計(jì)36-52
• 4.1 系統(tǒng)所用器件簡(jiǎn)介36-41
• 4.1.1 SD卡簡(jiǎn)介36-40
• 4.1.2 SD卡通信模型40-41
• 4.2 SD卡存儲(chǔ)系統(tǒng)構(gòu)建41-42
• 4.3 模塊設(shè)計(jì)與仿真42-50
• 4.3.1 讀寫(xiě)控制模塊設(shè)計(jì)42-43
• 4.3.2 SPI接口模塊設(shè)計(jì)43-47
• 4.3.3 SD卡讀模塊設(shè)計(jì)47-49
• 4.3.4 SD卡寫(xiě)模塊設(shè)計(jì)49-50
• 4.4 本章總結(jié)50-51
• 本章參考文獻(xiàn)51-52
• 第五章 總結(jié)與展望52-54
• 5.1 總結(jié)52
• 5.2 展望52-54
• 攻讀碩士期間發(fā)表的論文54-55
• 致謝55

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 張恒;;基于AT89S52和FAT16的SD卡讀寫(xiě)系統(tǒng)設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2009年08期

2 夏宏波;黃佩偉;戚英豪;;基于FPGA的數(shù)字音頻漸進(jìn)延遲器設(shè)計(jì)與算法分析[J];電聲技術(shù);2007年01期

3 唐磊;洪傳榮;朱廣信;徐紅;常麗萍;;基于FPGA的SD卡控制器設(shè)計(jì)[J];電聲技術(shù);2011年03期

4 邱有剛;黃建國(guó);李力;;基于FPGA數(shù)字延遲單元的實(shí)現(xiàn)和比較[J];電子測(cè)量技術(shù);2011年09期

5 左源;劉新寧;師超;;一種SD卡控制器的硬件實(shí)現(xiàn)[J];電子器件;2007年02期

6 趙晶亮;曲雙如;王飛;胡冠華;;SD卡存儲(chǔ)模塊設(shè)計(jì)[J];電子質(zhì)量;2011年05期

7 尚怡君;葛明濤;;SPI模式下對(duì)SD卡的讀寫(xiě)控制[J];光盤(pán)技術(shù);2009年08期

8 劉鵬;許可;;一種基于FPGA的高精度大動(dòng)態(tài)數(shù)字延遲單元的設(shè)計(jì)[J];微計(jì)算機(jī)信息;2010年08期

9 于海;樊曉椏;;基于FPGA異步FIFO的研究與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2007年03期

10 李德橋;丁克勤;;SD卡控制器的FPGA實(shí)現(xiàn)[J];儀表技術(shù);2010年08期

，

本文編號(hào)：672728