本文關(guān)鍵詞：基于ARM指令架構(gòu)的微控制器系統(tǒng)設(shè)計與功能驗證

  更多相關(guān)文章： MCU ARM 功能驗證 UVM SoC

【摘要】：隨著時代的迅速發(fā)展,人們對電子產(chǎn)品的需求也日益增長,其中一個領(lǐng)域就是智能設(shè)備。智能設(shè)備的工作多由內(nèi)嵌其中的微控制器作為主要依托。因此,微控制器的好壞往往對該類設(shè)備的性能起著關(guān)鍵性的作用。所以,對于微控制器的研究和設(shè)計,是有重要意義的。本文主要是基于現(xiàn)有IP(Intellectual Property)核和成熟的微控制器架構(gòu),完成了一款微控制器系統(tǒng)的設(shè)計。該微控制器系統(tǒng)應(yīng)用于某款在研的用于通信的So C(System on Chip)芯片中。本系統(tǒng)的設(shè)計使用優(yōu)秀的硬件描述語言Verilog,并利用自頂向底的模塊化的設(shè)計理念實現(xiàn)。該微控制器系統(tǒng)的內(nèi)核基于ARMv4指令架構(gòu)實現(xiàn),在原核的取指、譯碼和執(zhí)行的三級的基礎(chǔ)上,增加了訪存和回寫,共五級流水結(jié)構(gòu)。同時增加了對指令和數(shù)據(jù)的緩存功能。外圍設(shè)備包括用于實現(xiàn)串行通信的I2C(Inter-Integrated Circuit)主控制器和通用異步收發(fā)傳輸器,用于實現(xiàn)中斷的定時器,用于管理中斷信號的中斷控制器和用于接口擴(kuò)展的通用輸入輸出。功能驗證部分,通過采用高級驗證語言System Verilog和優(yōu)秀的UVM(Universal Verification Methodology)驗證方法學(xué),結(jié)合現(xiàn)有VIP(Verification Intellectual Property)核共同搭建驗證平臺。此平臺的優(yōu)勢包括驗證工作的相對自動化、激勵的約束隨機(jī)化以及更好的復(fù)用性。
【關(guān)鍵詞】：MCU ARM 功能驗證 UVM SoC
【學(xué)位授予單位】：蘇州大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP332.3
【目錄】：

• 中文摘要4-5
• Abstract5-8
• 第一章 緒論8-16
• 1.1 背景及意義8-9
• 1.2 研究現(xiàn)狀9-14
• 1.2.1 片上系統(tǒng)SoC9-12
• 1.2.2 微控制器12-14
• 1.2.3 功能驗證14
• 1.3 論文的主要內(nèi)容和安排14-16
• 第二章 微控制器系統(tǒng)整體的設(shè)計16-25
• 2.1 微控制器系統(tǒng)的整體結(jié)構(gòu)16-17
• 2.2 微控制器內(nèi)核17-22
• 2.2.1 流水線技術(shù)簡介及在微控制器中的應(yīng)用17-19
• 2.2.2 ARM指令集19-20
• 2.2.3 ARMv4 指令集簡介20-22
• 2.3 微控制器的外設(shè)22-23
• 2.4 微控制器的總線選擇23-24
• 2.4.1 Wishbone總線控制器與仲裁器的設(shè)計24
• 2.5 本章小結(jié)24-25
• 第三章 微控制器內(nèi)核的設(shè)計25-33
• 3.1 ARMv4 指令集分析25-27
• 3.2 五級流水模塊設(shè)計27-32
• 3.2.1 取指級模塊27-28
• 3.2.2 譯碼級模塊28-29
• 3.2.3 執(zhí)行級模塊29-31
• 3.2.4 訪存級模塊31
• 3.2.5 回寫級模塊31-32
• 3.3 協(xié)處理器32
• 3.4 本章小結(jié)32-33
• 第四章 微控制器外圍設(shè)備的設(shè)計33-46
• 4.1 I~2C主控制器的設(shè)計33-39
• 4.1.1 I~2C總線系統(tǒng)基本結(jié)構(gòu)與原理33-34
• 4.1.2 I~2C總線接口的內(nèi)部結(jié)構(gòu)34-35
• 4.1.3 I~2C的具體時序過程與特點35-36
• 4.1.4 I~2C控制器的詳細(xì)設(shè)計36-39
• 4.2 通用異步收發(fā)傳輸器設(shè)計39-44
• 4.2.1 UART基本原理40-41
• 4.2.2 UART的具體設(shè)計41-44
• 4.3 通用輸入/輸出接口44
• 4.4 定時器44-45
• 4.5 中斷控制器的設(shè)計45
• 4.6 本章小結(jié)45-46
• 第五章 基于UVM的驗證平臺的搭建46-51
• 5.1 驗證流程46-47
• 5.2 驗證策略47-48
• 5.3 驗證平臺48-50
• 5.4 本章小結(jié)50-51
• 第六章 微控制器系統(tǒng)的仿真和驗證51-58
• 6.1 對內(nèi)核的測試51-55
• 6.1.1 直接測試51-54
• 6.1.2 隨機(jī)測試54-55
• 6.2 對UART的測試55-56
• 6.3 對I2C主控制器的測試56-57
• 6.4 其它測試57
• 6.5 本章小結(jié)57-58
• 第七章 總結(jié)與展望58-59
• 參考文獻(xiàn)59-63
• 致謝63-64
• 附錄A64-70
• 附錄B70-71
• 附錄C71-76
• 附錄D76-78

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前7條

1 田澤,張怡浩,于敦山,盛世敏,仇玉林;WISHBONE IP核互聯(lián)總線[J];半導(dǎo)體技術(shù);2005年01期

2 劉杰;陳大為;吳京燕;;集成電路IP硬核質(zhì)量評測研究[J];信息技術(shù)與標(biāo)準(zhǔn)化;2007年11期

3 佴立峰;劉文江;劉濤;戎蒙恬;;ARM11的2D-DCT/IDCT協(xié)處理器設(shè)計[J];信息技術(shù);2010年10期

4 智愛娟;高新凱;;可重用片上總線Wishbone的研究[J];煤礦機(jī)械;2007年03期

5 董大成;張建東;史國慶;;基于FPGA的UART IP核設(shè)計與實現(xiàn)[J];計算機(jī)測量與控制;2012年08期

6 沈智芳;;CoreConnect多級高速片上總線互連結(jié)構(gòu)研究[J];湖北第二師范學(xué)院學(xué)報;2009年02期

7 翟博;邵峰晶;孫仁誠;;嵌入式系統(tǒng)開發(fā)平臺IP核接口層的設(shè)計[J];青島大學(xué)學(xué)報(工程技術(shù)版);2007年02期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 郇丹丹;高性能存儲系統(tǒng)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

，

本文編號：647167