本文關(guān)鍵詞：DSP-X SRIO邏輯和傳輸層部件設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： SRIO 邏輯層 傳輸層 模擬驗(yàn)證 OB發(fā)送 IB接收

【摘要】：我校自主研制的高性能數(shù)字信號(hào)處理器DSP-X是一款多核定點(diǎn)浮點(diǎn)DSP處理器芯片。DSP-X芯片內(nèi)部集成了兩個(gè)基于Rapid IO協(xié)議規(guī)范2.1版本的串行Rapid IO(SRIO)模塊,用于片內(nèi)、片外互連及數(shù)據(jù)通信。Rapid IO協(xié)議規(guī)范2.1版本采用三層分級(jí)體系架構(gòu):邏輯層定義全部的協(xié)議和包的格式;傳輸層定義Rapid IO數(shù)據(jù)包的路由;物理層定義了Rapid IO的電氣特性。為了滿足項(xiàng)目中的互連總線設(shè)計(jì)需求,本文在深入研究了Rapid IO協(xié)議規(guī)范2.1版本的基礎(chǔ)設(shè)計(jì)實(shí)現(xiàn)了邏輯和傳輸層部件。串行Rapid IO的邏輯和傳輸層部件實(shí)現(xiàn)了Rapid IO協(xié)議規(guī)范2.1版本的邏輯層協(xié)議和傳輸層協(xié)議功能,邏輯和傳輸層部件可以劃分為OB發(fā)送通道、IB接收通道以及配置寄存器模塊三個(gè)部分:IB接收通道采用輪轉(zhuǎn)循環(huán)方式實(shí)現(xiàn)Rapid IO包的包頭與有效數(shù)據(jù)載荷解碼分割,并完成邏輯和傳輸層錯(cuò)誤報(bào)告與丟包處理,IB接收端的最多8個(gè)包緩存,帶響應(yīng)請(qǐng)求包索引追蹤,IB接收鏈路接口處基于握手機(jī)制包數(shù)據(jù)信息傳輸功能;OB發(fā)送通道路實(shí)現(xiàn)OB發(fā)送鏈路接口處數(shù)據(jù)信息的Rapid IO格式轉(zhuǎn)換,OB發(fā)送端的最多8個(gè)包緩存,基于優(yōu)先級(jí)的Rapid IO包重排序,索引標(biāo)簽產(chǎn)生,采用輪轉(zhuǎn)循環(huán)機(jī)制對(duì)Rapid IO包進(jìn)行組裝和64比特切割發(fā)送;配置寄存器模塊捕獲檢測到的邏輯層和與傳輸層錯(cuò)誤報(bào)告,提供邏輯和傳輸層部件支持的事務(wù)操作使能信息,包括讀、寫、有響應(yīng)寫、流寫、讀-修改-寫與維護(hù)操作6種I/O邏輯操作和門鈴操作。本文對(duì)設(shè)計(jì)的邏輯和傳輸層部件進(jìn)行層次化的模擬驗(yàn)證,同時(shí)對(duì)驗(yàn)證方案和驗(yàn)證結(jié)果進(jìn)行了描述,驗(yàn)證結(jié)果表明,設(shè)計(jì)的邏輯和傳輸層部件能夠?qū)崿F(xiàn)Rapid IO事務(wù)收發(fā)、優(yōu)先級(jí)重排序、鏈路支持最多8個(gè)最大Rapid IO包緩存,能夠支持1x/2x/4x通道,傳輸速率1.25 Gbps、2.5 Gbps、3.125 Gbps和5.0Gbps,達(dá)到了DSP-X芯片的設(shè)計(jì)規(guī)范要求。
【關(guān)鍵詞】：SRIO 邏輯層 傳輸層 模擬驗(yàn)證 OB發(fā)送 IB接收
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP332

【共引文獻(xiàn)】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 田甜;FT-XDSP中高性能SIMD浮點(diǎn)乘加單元的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

2 張闖;X-DSP64位定點(diǎn)運(yùn)算單元與向量歸約網(wǎng)絡(luò)的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

3 李明;X-DSP一級(jí)數(shù)據(jù)Cache的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

4 李星;1GHz 64位高性能浮點(diǎn)加法器的設(shè)計(jì)及優(yōu)化[D];國防科學(xué)技術(shù)大學(xué);2013年

5 陳俊杰;FT-Matrix標(biāo)量數(shù)據(jù)訪存單元的設(shè)計(jì)及其參數(shù)化[D];國防科學(xué)技術(shù)大學(xué);2013年

6 周濤;1GHz X-DSP芯片ALU部件設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

7 劉元龍;基于路徑的OCV分析方法研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

8 歐陽邦見;多核X-DSPX共享存儲(chǔ)部件的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

9 黃健;基于DMA機(jī)制的高性能X-QDSP片上AXI總線橋接控制器的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

10 成興華;FT-XDSP高性能64位定點(diǎn)SIMD乘加部件的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

，

本文編號(hào)：645296