本文關(guān)鍵詞：阻變存儲器外圍電路設(shè)計

  更多相關(guān)文章： 阻變存儲器 存儲單元 靈敏放大器 帶隙基準(zhǔn)源

【摘要】：隨著便攜設(shè)備如手機、平板電腦等設(shè)備的興起，集成電路產(chǎn)業(yè)得到了前所未有的發(fā)展機會。得益于電子產(chǎn)品性能的不斷提升，它們在人們生活中扮演的角色越來越重要，方便了人們的生活和工作。但便攜式電子產(chǎn)品的體積和續(xù)航時間一直是制約它進一步發(fā)展的瓶頸。由于電子產(chǎn)品的功能實際上是信息的存儲和傳輸，對于低功耗、高密度的存儲器需求日益強烈，所以說現(xiàn)代科技對于存儲技術(shù)提出了新的挑戰(zhàn)。本文依托于國家“863”高技術(shù)研究發(fā)展計劃，對新興的阻變存儲器進行了的探討與研究。 通過比較幾種現(xiàn)代主流新型非揮發(fā)型存儲器的優(yōu)缺點，選擇阻變存儲器這種具有廣泛應(yīng)用前景的新存儲技術(shù)作為研究對象。為了降低阻變存儲器的電源電壓和功耗，從而提高阻變存儲器外圍電路的可靠性，，本文結(jié)合國內(nèi)外在阻變存儲器方面的最新的研究成果，對于這種新型的存儲技術(shù)尤其是外圍電路做了深入的研究。 首先對阻變存儲技術(shù)原理、基本架構(gòu)和讀寫機制進行了詳細(xì)的介紹，針對阻變存儲器的存儲特性，對阻變存儲器外圍電路中關(guān)鍵的模塊進行了優(yōu)化設(shè)計，具體包括寫電路、Verify電路、靈敏放大器、帶隙基準(zhǔn)源電路等。由于在存儲器芯片中，存儲單元的面積直接決定著芯片的整體面積，所以在該設(shè)計中，通過兩個存儲單元共用同一源線的辦法，使芯片的面積降低了將近50%；因為阻變存儲單元中的電阻容易受到較高寫電壓的損害而誤寫，設(shè)計出新型的Verify電路結(jié)構(gòu)，確定合適的寫入電壓，成功的降低了阻變存儲器誤寫的概率；針對阻變存儲器為單端讀出的特點，設(shè)計出適用于RRAM的單端式靈敏放大器結(jié)構(gòu)，增加了讀出電路的穩(wěn)定性；設(shè)計出了穩(wěn)定性極高的低壓低功耗的帶隙基準(zhǔn)結(jié)構(gòu)，使整個芯片能夠工作在較低的電源電壓下。最后根據(jù)版圖設(shè)計的規(guī)則，成功進行了整個電路的版圖設(shè)計。
【關(guān)鍵詞】：阻變存儲器 存儲單元 靈敏放大器 帶隙基準(zhǔn)源
【學(xué)位授予單位】：湖南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要5-6
• Abstract6-8
• 目錄8-11
• 第1章 緒論11-17
• 1.1 研究的背景和意義11-12
• 1.2 國內(nèi)外研究現(xiàn)狀12-15
• 1.3 論文的主要工作15-17
• 第2章 阻變存儲器結(jié)構(gòu)與原理17-31
• 2.1 主流新型存儲技術(shù)17-19
• 2.1.1 磁阻式存儲器17-18
• 2.1.2 鐵電存儲器18
• 2.1.3 相變存儲器18
• 2.1.4 阻變存儲器18-19
• 2.2 阻變存儲器的總體架構(gòu)與存儲機理19-21
• 2.2.1 阻變存儲器的總體結(jié)構(gòu)19-20
• 2.2.2 阻變存儲器的存儲機理20-21
• 2.3 阻變存儲器單元21-24
• 2.3.1 1R 結(jié)構(gòu)21-22
• 2.3.2 1D1R 結(jié)構(gòu)22
• 2.3.3 1T1R 結(jié)構(gòu)22-23
• 2.3.4 本設(shè)計中的存儲單元結(jié)構(gòu)23-24
• 2.4 阻變存儲器電路的工作流程24-30
• 2.4.1 FORM 操作24-25
• 2.4.2 寫操作25-26
• 2.4.3 Verify 電路26-29
• 2.4.3.1 Verify 電路設(shè)計26-29
• 2.4.3.2 Verify 電路版圖設(shè)計29
• 2.4.4 讀操作29-30
• 2.5 本章小結(jié)30-31
• 第3章 靈敏放大器的設(shè)計31-40
• 3.1 幾種常見的差分式靈敏放大器31-35
• 3.1.1 運放型靈敏放大器結(jié)構(gòu)31-33
• 3.1.2 鎖存型靈敏放大器33-34
• 3.1.3 交叉耦合型靈敏放大器34-35
• 3.2 單端式可編程靈敏放大器的設(shè)計35-38
• 3.2.1 單端式靈敏放大器實現(xiàn)方法36-37
• 3.2.2 可編程靈敏放大器37-38
• 3.3 靈敏放大器版圖38
• 3.4 本章小結(jié)38-40
• 第4章 阻變存儲器電路中帶隙基準(zhǔn)的設(shè)計40-53
• 4.1 帶隙基準(zhǔn)的主要參數(shù)與基本原理40-43
• 4.1.1 帶隙基準(zhǔn)的主要參數(shù)40-41
• 4.1.2 溫度無關(guān)的基準(zhǔn)源的實現(xiàn)方法41-43
• 4.1.2.1 負(fù)溫度系數(shù)電壓41
• 4.1.2.2 正溫度系數(shù)電壓41-42
• 4.1.2.3 實現(xiàn)零溫度系數(shù)的基準(zhǔn)電壓42-43
• 4.2 常用的帶隙電壓基準(zhǔn)結(jié)構(gòu)43-46
• 4.2.1 利用 PTAT 電流產(chǎn)生基準(zhǔn)電壓43-44
• 4.2.2 低電壓低功耗的帶隙基準(zhǔn)電路結(jié)構(gòu)44-46
• 4.3 帶隙基準(zhǔn)中的運算放大器46-48
• 4.3.1 運算放大器的主體電路46-47
• 4.3.2 運算放大器的偏置電路47-48
• 4.4 帶隙基準(zhǔn)的啟動電路48-50
• 4.5 帶隙基準(zhǔn)的版圖設(shè)計50-52
• 4.5.1 版圖設(shè)計面臨的挑戰(zhàn)50
• 4.5.2 本設(shè)計中應(yīng)對版圖設(shè)計挑戰(zhàn)的方法50-52
• 4.6 本章小結(jié)52-53
• 第5章 外圍電路的仿真分析53-57
• 5.1 靈敏放大器仿真結(jié)果分析53-54
• 5.2 帶隙基準(zhǔn)的仿真54-56
• 5.2.1 電源抑制比的仿真54-55
• 5.2.2 溫度特性仿真55
• 5.2.3 帶隙基準(zhǔn)源中運算放大器的仿真55-56
• 5.3 本章小結(jié)56-57
• 總結(jié)與展望57-59
• 參考文獻59-63
• 致謝63-64
• 附錄 A 攻讀學(xué)位期間發(fā)表的論文64

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前6條

1 吳雨欣;李萌;林殷茵;;一種提高阻變存儲器擦除可靠性的寫電路設(shè)計[J];固體電子學(xué)研究與進展;2011年05期

2 王源;賈嵩;甘學(xué)溫;;新一代存儲技術(shù):阻變存儲器[J];北京大學(xué)學(xué)報(自然科學(xué)版);2011年03期

3 幸新鵬;李冬梅;王志華;;CMOS帶隙基準(zhǔn)源研究現(xiàn)狀[J];微電子學(xué);2008年01期

4 陸游游;舒繼武;;閃存存儲系統(tǒng)綜述[J];計算機研究與發(fā)展;2013年01期

5 張一平;王子歐;;鎖存型靈敏放大器電路的改進設(shè)計[J];蘇州大學(xué)學(xué)報(工科版);2008年01期

6 王永;管偉華;龍世兵;劉明;謝常青;;阻變式存儲器存儲機理[J];物理;2008年12期

本文編號：643505