本文關(guān)鍵詞：適用于PLB4的SDRAM控制器的設(shè)計(jì)與驗(yàn)證

  更多相關(guān)文章： PLB4 SDRAM 控制器

【摘要】：近年來(lái),隨著信息社會(huì)的高速發(fā)展,通信、計(jì)算機(jī)等領(lǐng)域的技術(shù)日新月異,存儲(chǔ)器對(duì)于上述領(lǐng)域的應(yīng)用的重要性也越來(lái)越大。由于存儲(chǔ)器對(duì)芯片性能的影響起著至關(guān)重要的作用,所以,設(shè)計(jì)一款性能高、可靠性好的存儲(chǔ)器很有必要。SDRAM是一款高速的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,具備容量高、速度快、價(jià)格便宜,功耗低、集成密度高等優(yōu)點(diǎn)。廣泛用于圖形加速和各種片上系統(tǒng),使其成為數(shù)據(jù)緩存首選的存儲(chǔ)介質(zhì)。其同步的接口與完全流水線(xiàn)的架構(gòu)使其具有非常大的數(shù)據(jù)傳輸速度�，F(xiàn)在,SDRAM時(shí)鐘的頻率已經(jīng)達(dá)到100MHz以上[1]。SDRAM控制器一直以來(lái)都是數(shù)據(jù)緩存系統(tǒng)的短板,因此其設(shè)計(jì)的好壞也變得非常關(guān)鍵,本文在對(duì)SDRAM的協(xié)議進(jìn)行了較為深入的研究學(xué)習(xí)的基礎(chǔ)上,對(duì)SDRAM控制器的設(shè)計(jì)進(jìn)行了重點(diǎn)討論,如跨時(shí)鐘域設(shè)計(jì)、讀寫(xiě)時(shí)序分析等,設(shè)計(jì)實(shí)現(xiàn)了一個(gè)適用于PLB4的SDRAM控制器。該控制器的設(shè)計(jì)目的是在PLB和SDRAM存儲(chǔ)器之間傳輸數(shù)據(jù)。本文設(shè)計(jì)的SDRAM控制器具有控制簡(jiǎn)單方便,實(shí)用性強(qiáng)等特點(diǎn)。本文首先介紹了PLB4總線(xiàn)的結(jié)構(gòu),然后介紹了SDRAMMCPLB4的典型應(yīng)用結(jié)構(gòu),針對(duì)其組成,分別對(duì)各個(gè)模塊予以解釋,說(shuō)明其設(shè)計(jì)方法和思想:其中Plb slave模塊單元?jiǎng)t是SDRAM控制器與PLB總線(xiàn)的接口,符合PLB4.6標(biāo)準(zhǔn)的slave接口規(guī)范。支持128位PLB主級(jí),1-16字節(jié)單拍、4字、8字line操作和雙字、4字突發(fā)的PLB訪(fǎng)問(wèn),支持流水操作,提供6個(gè)深度的PLB請(qǐng)求隊(duì)列,內(nèi)部集成256字節(jié)的讀操作緩沖區(qū),512字節(jié)的寫(xiě)操作緩沖區(qū),支持3周期的PLB仲裁;MCIF2SD模塊是轉(zhuǎn)換接口,用于PLB SLAVE的接口到SDRAM主機(jī)訪(fǎng)問(wèn)接口的數(shù)據(jù)率匹配、時(shí)序映射和轉(zhuǎn)換功能;其核心組成SDRAM控制器模塊,細(xì)分為寄存器模塊、總線(xiàn)仲裁模塊、地址控制模塊、自動(dòng)刷新模塊、數(shù)據(jù)控制模塊,有限狀態(tài)機(jī)控制模塊和頁(yè)面控制模塊等7個(gè)模塊,再就其每個(gè)組成模塊分別進(jìn)行更加詳細(xì)的闡述。最后,在驗(yàn)證階段,利用IBM公司的IBM Toolkit工具,將所設(shè)計(jì)的SDRAMMCPLB4作為PLB總線(xiàn)的從級(jí)例化到IBM Toolkit;同時(shí),采用BFL語(yǔ)言,編寫(xiě)B(tài)FL測(cè)試代碼,在編譯操作系統(tǒng)LINUX環(huán)境下利用總線(xiàn)功能編譯工具,將BFL文件生成相應(yīng)的.v文件;編寫(xiě)NCsim下的腳本,運(yùn)行仿真,對(duì)仿真波形進(jìn)行分析。仿真結(jié)果顯示,該控制器滿(mǎn)足在PLB和SDRAM存儲(chǔ)器之間傳輸數(shù)據(jù)的要求。
【關(guān)鍵詞】：PLB4 SDRAM 控制器
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 縮略語(yǔ)對(duì)照表10-13
• 第一章 緒論13-17
• 1.1 課題研究背景13-15
• 1.2 論文主要的研究工作15
• 1.3 論文的章節(jié)安排15-17
• 第二章 PLB總線(xiàn)結(jié)構(gòu)17-29
• 2.1 引言17
• 2.2 主級(jí)和從級(jí)17-18
• 2.3 PLB總線(xiàn)主要特征18
• 2.4 PLB總線(xiàn)的地址和數(shù)據(jù)周期18
• 2.5 PL4總線(xiàn)信號(hào)18-23
• 2.5.1 PLB系統(tǒng)信號(hào)19
• 2.5.2 PLB仲裁信號(hào)19-21
• 2.5.3 傳輸限制信號(hào)21
• 2.5.4 PLB讀數(shù)據(jù)總線(xiàn)信號(hào)21-22
• 2.5.5 PLB寫(xiě)數(shù)據(jù)總線(xiàn)信號(hào)22-23
• 2.6 PLB總線(xiàn)時(shí)序23-27
• 2.6.1 單一讀傳輸時(shí)序23-24
• 2.6.2 單一寫(xiě)傳輸時(shí)序24-25
• 2.6.3 固定長(zhǎng)度的突發(fā)讀傳輸時(shí)序25-26
• 2.6.4 固定長(zhǎng)度的突發(fā)寫(xiě)傳輸時(shí)序26-27
• 2.7 本章小結(jié)27-29
• 第三章 SDRAMMCPLB4控制器的設(shè)計(jì)及實(shí)現(xiàn)29-57
• 3.1 SDRAMPLB4系統(tǒng)應(yīng)用框圖29-30
• 3.2 PLB SLAVE模塊設(shè)計(jì)30-31
• 3.2.1 功能描述30
• 3.2.2 接口信號(hào)描述30-31
• 3.3 MCIF2SD模塊設(shè)計(jì)31-34
• 3.3.1 功能描述31-32
• 3.3.2 接口信號(hào)描述32-33
• 3.3.3 操作原理及實(shí)現(xiàn)33-34
• 3.4 DCR接口模塊設(shè)計(jì)34-35
• 3.4.1 功能描述34
• 3.4.2 接口信號(hào)描述34-35
• 3.5 SDRAM控制器模塊的設(shè)計(jì)35-55
• 3.5.1 SDRAM芯片內(nèi)部結(jié)構(gòu)介紹35-36
• 3.5.2 SDRAM接口命令及常用概念介紹36-39
• 3.5.3 SDRAM控制器內(nèi)部功能模塊設(shè)計(jì)39-55
• 3.6 本章小結(jié)55-57
• 第四章 SDRAMMCPLB4控制器設(shè)計(jì)的驗(yàn)證57-71
• 4.1 驗(yàn)證環(huán)境與驗(yàn)證平臺(tái)57-58
• 4.1.1 驗(yàn)證環(huán)境57
• 4.1.2 驗(yàn)證平臺(tái)的搭建57-58
• 4.2 驗(yàn)證方法58
• 4.3 驗(yàn)證文件結(jié)構(gòu)58-59
• 4.4 BFL編程語(yǔ)言簡(jiǎn)介59-61
• 4.5 SDRAMMCPLB4控制器的仿真61-70
• 4.5.1 Plb_slaver模塊接口時(shí)序仿真61-62
• 4.5.2 MCIF2SD模塊接口時(shí)序仿真62-64
• 4.5.3 SDRAM控制器初始化過(guò)程的仿真分析64-65
• 4.5.4 SDRAM控制器單拍寫(xiě)時(shí)序仿真分析65-66
• 4.5.5 SDRAM控制器四字突發(fā)讀寫(xiě)時(shí)序66-68
• 4.5.6 SDRAM控制器讀修改寫(xiě)時(shí)序68-70
• 4.6 本章小結(jié)70-71
• 第五章 總結(jié)71-73
• 5.1 研究結(jié)論71
• 5.2 研究展望71-73
• 參考文獻(xiàn)73-75
• 致謝75-77
• 作者簡(jiǎn)介77-78

【相似文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 韓旭東;適用于PLB4的SDRAM控制器的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

，

本文編號(hào)：603985