發(fā)布時(shí)間：2017-07-31 03:19

  本文關(guān)鍵詞：支持ONFI和Toggle模式的NAND Flash控制器設(shè)計(jì)

  更多相關(guān)文章： ONFI Toggle 源同步 PHY 時(shí)序分析

【摘要】：隨著智能手機(jī)、平板電腦、固態(tài)硬盤(pán)等產(chǎn)品市場(chǎng)的擴(kuò)大，對(duì)快速大容量存儲(chǔ)器的需求日益增長(zhǎng)。NAND Flash作為一種非易失性存儲(chǔ)器，具有存儲(chǔ)密度高、編程擦除速度快、成本低、壽命高等特點(diǎn)，成為存儲(chǔ)芯片的主流。NAND Flash控制器的研究具有重要的價(jià)值，它負(fù)責(zé)完成NAND Flash存儲(chǔ)器與外部設(shè)備之間的數(shù)據(jù)傳輸�？刂破髟O(shè)計(jì)的好壞影響到整個(gè)存儲(chǔ)系統(tǒng)的性能。 與一般控制器不同的是，本文設(shè)計(jì)的NAND Flash控制器，既支持ONFI1.0~2.2的異步與源同步接口，又支持Toggle DDR1.0接口。控制器內(nèi)部有專門的物理層電路來(lái)產(chǎn)生高速DDR接口時(shí)序，發(fā)揮出NAND Flash的最大傳輸速度。 結(jié)合SoC開(kāi)發(fā)的需求，所設(shè)計(jì)的NAND Flash控制器是采用AHB接口，目前最主流的片上系統(tǒng)總線。內(nèi)置DMA模塊進(jìn)行數(shù)據(jù)傳輸引擎，主動(dòng)從外部搬運(yùn)數(shù)據(jù)，無(wú)需CPU干擾，進(jìn)一步加快了數(shù)據(jù)傳輸。 由于NAND Flash存儲(chǔ)過(guò)程中出現(xiàn)比特位反轉(zhuǎn)，控制器內(nèi)增加了ECC校驗(yàn)功能，，來(lái)進(jìn)行錯(cuò)誤檢測(cè)與糾正。ECC模塊采用IP核，基于BCH算法，能夠?qū)崿F(xiàn)1K字節(jié)數(shù)據(jù)中糾正32位隨機(jī)錯(cuò)誤。 最后，對(duì)NAND Flash控制器進(jìn)行功能仿真，仿真結(jié)果表明所設(shè)計(jì)的NANDFlash控制器能夠完成對(duì)NAND Flash的各種存取操作，接口時(shí)序滿足ONFI與Toggle的標(biāo)準(zhǔn)要求。然后采用SMIC0.13標(biāo)準(zhǔn)工藝庫(kù)進(jìn)行邏輯綜合、布局布線，在SynopsysPrimeTime下進(jìn)行靜態(tài)時(shí)序分析與優(yōu)化，修復(fù)了建立與保持時(shí)間的違例。
【關(guān)鍵詞】：ONFI Toggle 源同步 PHY 時(shí)序分析
【學(xué)位授予單位】：華中科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 1 緒論9-15
• 1.1 ONFI 與 Toggle 標(biāo)準(zhǔn)9-10
• 1.2 NAND 與 NOR 閃存10-11
• 1.3 SLC&MCL NAND Flash11-12
• 1.4 選題目的及意義12-13
• 1.5 論文組織結(jié)構(gòu)13-15
• 2 NAND Flash 存儲(chǔ)器15-23
• 2.1 NAND Flash 結(jié)構(gòu)特點(diǎn)15-17
• 2.2 NAND Flash 三種接口17-20
• 2.3 NAND Flash 操作時(shí)序20-22
• 2.4 本章小結(jié)22-23
• 3 NAND Flash 控制器設(shè)計(jì)23-44
• 3.1 控制器的結(jié)構(gòu)23-25
• 3.2 控制器的接口25-27
• 3.3 DMA 模塊27-29
• 3.4 DATAFIFO29-31
• 3.5 主控邏輯模塊31-36
• 3.6 ECC 模塊36-43
• 3.7 本章小結(jié)43-44
• 4 NAND Flash PHY 設(shè)計(jì)44-50
• 4.1 PHY 結(jié)構(gòu)44-45
• 4.2 DLL45
• 4.3 PHY 寫(xiě)通道45-46
• 4.4 DQS 門控46-47
• 4.5 PHY 讀通道47-48
• 4.6 地址與控制邏輯48-49
• 4.7 本章小結(jié)49-50
• 5 功能仿真與時(shí)序分析50-59
• 5.1 驗(yàn)證平臺(tái)50-51
• 5.2 功能仿真51-53
• 5.3 邏輯綜合53-54
• 5.4 靜態(tài)時(shí)序分析54-56
• 5.5 時(shí)序優(yōu)化56-58
• 5.6 本章小結(jié)58-59
• 6 總結(jié)與展望59-61
• 6.1 全文總結(jié)59-60
• 6.2 研究展望60-61
• 致謝61-62
• 參考文獻(xiàn)62-66
• 附錄 作者在攻讀碩士學(xué)位期間發(fā)表的論文66

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 李袁鑫;沈海斌;;支持ONFI同步模式的NAND Flash控制器設(shè)計(jì)[J];電子技術(shù);2011年03期

2 時(shí)巖;;基于AHB的DMA控制器的設(shè)計(jì)[J];微計(jì)算機(jī)信息;2010年23期

3 李璐;周海燕;;一種含BCH編解碼器的SLC/MLC NAND FLASH控制器的VLSI設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2009年07期

4 張華高;陳嵐;;DDR源同步接口的設(shè)計(jì)與時(shí)序約束方法[J];計(jì)算機(jī)工程與設(shè)計(jì);2008年07期

5 任敏華;張偉;徐國(guó)強(qiáng);;數(shù)字延遲鎖定環(huán)設(shè)計(jì)技術(shù)研究[J];計(jì)算機(jī)工程;2007年17期

6 謝瑯;楊艷;;基于AMBA總線的DMA控制器IP核設(shè)計(jì)與分析[J];計(jì)算機(jī)應(yīng)用研究;2006年12期

7 薛杰;戎蒙恬;劉文江;;一種可配置Nand-Flash控制器的設(shè)計(jì)[J];信息技術(shù);2006年11期

8 談曉婷;付宇卓;謝凱年;;SoC靜態(tài)時(shí)序分析中時(shí)序約束策略的研究及實(shí)例[J];微電子學(xué)與計(jì)算機(jī);2006年04期

9 吳健軍;初建朋;賴宗聲;;基于FPGA的DDR SDRAM控制器的實(shí)現(xiàn)[J];微計(jì)算機(jī)信息;2006年02期

10 史昕蕾,楊軍,陸生禮;嵌入式SoC中的DMA控制器的設(shè)計(jì)與優(yōu)化[J];電子工程師;2004年01期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前5條

1 陳宗正;NAND Flash控制器中BCH編譯碼器的設(shè)計(jì)與硬件實(shí)現(xiàn)[D];華中科技大學(xué);2012年

2 陳仁鋼;面向固態(tài)存儲(chǔ)的BCH-ECC的算法研究與硬件設(shè)計(jì)[D];重慶大學(xué);2012年

3 李興龍;固態(tài)硬盤(pán)閃存控制設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2009年

4 萬(wàn)軼;高性能DDR3存儲(chǔ)控制器的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

5 方霖;DVB-S2中BCH碼編譯碼器設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

本文編號(hào)：597272