本文關鍵詞：支持ONFI和Toggle模式的NAND Flash控制器設計

  更多相關文章： ONFI Toggle 源同步 PHY 時序分析

【摘要】：隨著智能手機、平板電腦、固態(tài)硬盤等產品市場的擴大，對快速大容量存儲器的需求日益增長。NAND Flash作為一種非易失性存儲器，具有存儲密度高、編程擦除速度快、成本低、壽命高等特點，成為存儲芯片的主流。NAND Flash控制器的研究具有重要的價值，它負責完成NAND Flash存儲器與外部設備之間的數(shù)據(jù)傳輸�？刂破髟O計的好壞影響到整個存儲系統(tǒng)的性能。 與一般控制器不同的是，本文設計的NAND Flash控制器，既支持ONFI1.0~2.2的異步與源同步接口，又支持Toggle DDR1.0接口�？刂破鲀炔坑袑ｉT的物理層電路來產生高速DDR接口時序，發(fā)揮出NAND Flash的最大傳輸速度。 結合SoC開發(fā)的需求，所設計的NAND Flash控制器是采用AHB接口，目前最主流的片上系統(tǒng)總線。內置DMA模塊進行數(shù)據(jù)傳輸引擎，主動從外部搬運數(shù)據(jù)，無需CPU干擾，進一步加快了數(shù)據(jù)傳輸。 由于NAND Flash存儲過程中出現(xiàn)比特位反轉，控制器內增加了ECC校驗功能，，來進行錯誤檢測與糾正。ECC模塊采用IP核，基于BCH算法，能夠實現(xiàn)1K字節(jié)數(shù)據(jù)中糾正32位隨機錯誤。 最后，對NAND Flash控制器進行功能仿真，仿真結果表明所設計的NANDFlash控制器能夠完成對NAND Flash的各種存取操作，接口時序滿足ONFI與Toggle的標準要求。然后采用SMIC0.13標準工藝庫進行邏輯綜合、布局布線，在SynopsysPrimeTime下進行靜態(tài)時序分析與優(yōu)化，修復了建立與保持時間的違例。
【關鍵詞】：ONFI Toggle 源同步 PHY 時序分析
【學位授予單位】：華中科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 1 緒論9-15
• 1.1 ONFI 與 Toggle 標準9-10
• 1.2 NAND 與 NOR 閃存10-11
• 1.3 SLC&MCL NAND Flash11-12
• 1.4 選題目的及意義12-13
• 1.5 論文組織結構13-15
• 2 NAND Flash 存儲器15-23
• 2.1 NAND Flash 結構特點15-17
• 2.2 NAND Flash 三種接口17-20
• 2.3 NAND Flash 操作時序20-22
• 2.4 本章小結22-23
• 3 NAND Flash 控制器設計23-44
• 3.1 控制器的結構23-25
• 3.2 控制器的接口25-27
• 3.3 DMA 模塊27-29
• 3.4 DATAFIFO29-31
• 3.5 主控邏輯模塊31-36
• 3.6 ECC 模塊36-43
• 3.7 本章小結43-44
• 4 NAND Flash PHY 設計44-50
• 4.1 PHY 結構44-45
• 4.2 DLL45
• 4.3 PHY 寫通道45-46
• 4.4 DQS 門控46-47
• 4.5 PHY 讀通道47-48
• 4.6 地址與控制邏輯48-49
• 4.7 本章小結49-50
• 5 功能仿真與時序分析50-59
• 5.1 驗證平臺50-51
• 5.2 功能仿真51-53
• 5.3 邏輯綜合53-54
• 5.4 靜態(tài)時序分析54-56
• 5.5 時序優(yōu)化56-58
• 5.6 本章小結58-59
• 6 總結與展望59-61
• 6.1 全文總結59-60
• 6.2 研究展望60-61
• 致謝61-62
• 參考文獻62-66
• 附錄 作者在攻讀碩士學位期間發(fā)表的論文66

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 李袁鑫;沈海斌;;支持ONFI同步模式的NAND Flash控制器設計[J];電子技術;2011年03期

2 時巖;;基于AHB的DMA控制器的設計[J];微計算機信息;2010年23期

3 李璐;周海燕;;一種含BCH編解碼器的SLC/MLC NAND FLASH控制器的VLSI設計[J];現(xiàn)代電子技術;2009年07期

4 張華高;陳嵐;;DDR源同步接口的設計與時序約束方法[J];計算機工程與設計;2008年07期

5 任敏華;張偉;徐國強;;數(shù)字延遲鎖定環(huán)設計技術研究[J];計算機工程;2007年17期

6 謝瑯;楊艷;;基于AMBA總線的DMA控制器IP核設計與分析[J];計算機應用研究;2006年12期

7 薛杰;戎蒙恬;劉文江;;一種可配置Nand-Flash控制器的設計[J];信息技術;2006年11期

8 談曉婷;付宇卓;謝凱年;;SoC靜態(tài)時序分析中時序約束策略的研究及實例[J];微電子學與計算機;2006年04期

9 吳健軍;初建朋;賴宗聲;;基于FPGA的DDR SDRAM控制器的實現(xiàn)[J];微計算機信息;2006年02期

10 史昕蕾,楊軍,陸生禮;嵌入式SoC中的DMA控制器的設計與優(yōu)化[J];電子工程師;2004年01期

中國碩士學位論文全文數(shù)據(jù)庫 前5條

1 陳宗正;NAND Flash控制器中BCH編譯碼器的設計與硬件實現(xiàn)[D];華中科技大學;2012年

2 陳仁鋼;面向固態(tài)存儲的BCH-ECC的算法研究與硬件設計[D];重慶大學;2012年

3 李興龍;固態(tài)硬盤閃存控制設計與實現(xiàn)[D];華中科技大學;2009年

4 萬軼;高性能DDR3存儲控制器的研究與實現(xiàn)[D];國防科學技術大學;2008年

5 方霖;DVB-S2中BCH碼編譯碼器設計與實現(xiàn)[D];國防科學技術大學;2007年

本文編號：597272