本文關鍵詞：基于可擴展片上系統(tǒng)的處理器設計

  更多相關文章： 片上系統(tǒng) 片上網(wǎng)絡 專用處理器 指令集架構 信號處理

【摘要】：從20世紀90年代開始,集成電路飛速發(fā)展,集成度越來越高,單個硅片已經(jīng)有能力將微控制器器、數(shù)字信號處理器、加速器等模塊集成到一起,構成系統(tǒng)級芯片,這稱之為片上系統(tǒng)。隨著片上系統(tǒng)復雜度的提高,系統(tǒng)的設計代價與系統(tǒng)性能越來越受到系統(tǒng)中核間通信帶寬的制約,片上網(wǎng)絡的互連方式比總線互連越來越表現(xiàn)出更佳的性能。同時,隨無線通信系統(tǒng)的發(fā)展,產(chǎn)生了幾代技術演進,出現(xiàn)了多種通信標準共存的局面。在這種情況下,硬件定義無線電已無法滿足多模式系統(tǒng)的需求,軟件無線電將更多的信號通過處理器完成。因此可以在片上網(wǎng)絡平臺上構建面向通信信號處理的片上系統(tǒng),系統(tǒng)中的大部分任務可以以處理器或者加速器的形式完成。本文正是面向通信信號處理,設計了多種針對通信應用的處理器知識產(chǎn)權(IP)核,并利用其構建可擴展片上系統(tǒng)。本文深入分析長期演進(LTE)標準關鍵算法的特點,設計了基于精簡指令集架構(RISC)的標量處理器及可編程快速傅里葉變換(FFT)協(xié)處理單元。另外,為了便于處理器與片上網(wǎng)絡的連接,本文還設計了可編程數(shù)據(jù)封裝協(xié)處理單元。本文處理器的設計按照專用處理器的設計流程展開,在充分分析應用的計算特點后,按照應用需求設計指令集,并利用電子設計自動化(EDA)工具及處理器架構描述語言完成處理器的建模,最終生成寄存器傳輸級(RTL)模型。本文設計的基于RISC架構處理器為32位處理器,其指令集在精簡指令集的基礎上,擴展了硬件循環(huán)、中斷響應、乘累加運算、整數(shù)除法運算及turbo編碼等功能的指令。本文對該處理器的工作過程及部分關鍵指令的微架構實現(xiàn)做了詳細的說明�？删幊蘁FT協(xié)處理單元的設計則是針對FFT運算的結(jié)構特點設計指令集,并按照指令集的特點設計協(xié)處理單元的硬件架構。該協(xié)處理單元可以完成16點至2048點的FFT運算。本文設計的可編程數(shù)據(jù)封裝協(xié)處理單元,用于輔助掛載在片上網(wǎng)絡上的處理器完成處理器與片上網(wǎng)絡的數(shù)據(jù)交換。最后,本文將各個處理器模型生成RTL代碼,在片上網(wǎng)絡平臺上構建可擴展片上系統(tǒng),并進行功能仿真與分析。
【關鍵詞】：片上系統(tǒng) 片上網(wǎng)絡 專用處理器 指令集架構 信號處理
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要7-8
• ABSTRACT8-16
• 縮略詞表16-18
• 第一章 緒論18-25
• 1.1 研究背景與意義18-23
• 1.1.1 片上系統(tǒng)及片上網(wǎng)絡18-20
• 1.1.2 處理器架構及其設計方法20-23
• 1.2 課題來源與意義23
• 1.3 本論文的結(jié)構與內(nèi)容安排23-25
• 第二章 基于標量RISC架構的ASIP設計25-48
• 2.1 RISC處理器總體設計25-35
• 2.1.1 RISC處理器硬件與軟件架構26-30
• 2.1.2 指令集架構30-35
• 2.2 處理器工作過程35-39
• 2.3 PF級預取指過程39-42
• 2.4 RISC處理器指令集功能驗證42-47
• 2.5 本章小結(jié)47-48
• 第三章 RISC處理器的增強指令設計48-78
• 3.1 直接存儲器訪問的乘累加指令48-51
• 3.2 除法指令子集51-71
• 3.2.1 除法迭代算法介紹52-67
• 3.2.2 除法指令實現(xiàn)介紹67-70
• 3.2.3 除法的程序?qū)崿F(xiàn)70-71
• 3.3 Turbo編碼指令子集71-77
• 3.3.13GPP規(guī)定71-73
• 3.3.2 指令集實現(xiàn)方式73-76
• 3.3.3 turbo編碼匯編程序76-77
• 3.4 本章小結(jié)77-78
• 第四章 專用協(xié)處理單元設計78-96
• 4.1 網(wǎng)絡接口介紹78-79
• 4.2 可編程FFT專用協(xié)處理單元介紹79-93
• 4.2.1 基-4 DIF FFT算法及定點縮放處理介紹80-82
• 4.2.2 FFT專用協(xié)處理單元總體結(jié)構82-84
• 4.2.3 FFT指令集設計84-88
• 4.2.4 存儲器調(diào)度算法88-91
• 4.2.5 FFT程序示例及功能驗證91-93
• 4.3 可編程數(shù)據(jù)封裝協(xié)處理單元93-95
• 4.4 本章小結(jié)95-96
• 第五章 利用NOC構建可擴展片上系統(tǒng)96-107
• 5.1 mesh拓撲NOC介紹96-97
• 5.2 處理器與NOC的連接及功能驗證97-100
• 5.2.1 RISC處理器與NOC的連接97-100
• 5.2.2 FFT專用協(xié)處理單元與NOC的連接100
• 5.3 利用可擴展片上系統(tǒng)完成LTE基站發(fā)送模塊100-106
• 5.3.1 LTE基站發(fā)送端算法框架101
• 5.3.2 片上系統(tǒng)硬件結(jié)構101-106
• 5.4 本章小結(jié)106-107
• 第六章 總結(jié)107-109
• 6.1 工作總結(jié)107-108
• 6.2 工作展望108-109
• 致謝109-110
• 參考文獻110-112

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 王祖林;循環(huán)冗余校驗碼的查表生成算法及其實現(xiàn)[J];北京航空航天大學學報;1996年04期

中國碩士學位論文全文數(shù)據(jù)庫 前1條

1 張宇陽;片上網(wǎng)絡交換結(jié)構研究[D];電子科技大學;2010年

，

本文編號：565088