本文關(guān)鍵詞：32位低功耗高速乘法器設(shè)計(jì)

  更多相關(guān)文章： 低功耗 高速乘法器 基布斯算法 操作數(shù)隔離 門控時(shí)鐘 CMOS工藝

【摘要】：采用Verilog HDL硬件描述語言,設(shè)計(jì)了一個(gè)高性能、低功耗的32位定點(diǎn)乘法器。該乘法器通過對(duì)基4布斯算法、4∶2壓縮器算法及最終加法器的優(yōu)化設(shè)計(jì),進(jìn)一步提高了乘法的運(yùn)算速度。另外,在設(shè)計(jì)中加入了操作數(shù)隔離、門控時(shí)鐘等低功耗設(shè)計(jì)技術(shù),從而大幅度減少了電路功耗。采用SMIC 0.18μm CMOS工藝,使用Synopsys的Design Compiler工具對(duì)電路進(jìn)行邏輯綜合。結(jié)果顯示,最壞情況下的時(shí)間延遲為3.9ns,系統(tǒng)時(shí)鐘頻率可達(dá)256MHz,功耗小于37m W。
【作者單位】： 西安外事學(xué)院;
【關(guān)鍵詞】： 低功耗 高速乘法器 基布斯算法 操作數(shù)隔離 門控時(shí)鐘 CMOS工藝
【基金】：陜西省教育廳課題(2013JK1146)
【分類號(hào)】：TP332.22
【正文快照】： 1引言乘法器是微處理器的核心部件之一,也是數(shù)字信號(hào)處理領(lǐng)域的基本單元。乘法運(yùn)算的性能好壞直接關(guān)系到整個(gè)系統(tǒng)的性能。本設(shè)計(jì)主要從速度和功耗兩個(gè)方面對(duì)乘法器進(jìn)行了優(yōu)化設(shè)計(jì)。在速度方面通過改進(jìn)算法來改善運(yùn)算速度;在功耗方面通過分析功耗產(chǎn)生的原因?qū)ζ溥M(jìn)行改善,有針對(duì)

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前1條

1 梁志堅(jiān),胡越黎,冉峰,趙燕;一種高性能低功耗微控制器的設(shè)計(jì)(英文)[J];微電子學(xué);2005年01期

，

本文編號(hào)：532383