本文關(guān)鍵詞：并行FFT處理器的設(shè)計與實(shí)現(xiàn)

  更多相關(guān)文章： FFT處理器 地址映射算法 并行處理 CORDIC算法

【摘要】：集成電路技術(shù)的逐漸成熟以及數(shù)字信號處理的快速發(fā)展使得正交頻分復(fù)用(OFDM)技術(shù)已經(jīng)成為通信的研究熱點(diǎn)。在OFDM系統(tǒng)中，常常利用快速傅里葉變換(FFT)來實(shí)現(xiàn)數(shù)據(jù)的正交調(diào)制與解調(diào)，所以整個系統(tǒng)的設(shè)計性能的關(guān)鍵往往是FFT處理速度，同時其也是OFDM系統(tǒng)的關(guān)鍵子模塊。所以研究和設(shè)計高速高性能的FFT處理器就顯得尤為重要。 通過研究與分析快速并行的FFT算法，實(shí)現(xiàn)一種基于硬件仿真的高性能并行FFT算法以及基于此算法的FFT處理器。該算法是基于FFT的DIT基-4算法，結(jié)合了流水線和并行結(jié)構(gòu)的特點(diǎn)，通過改進(jìn)的無沖突地址映射算法，并行訪問兩個基4蝶形運(yùn)算所需的8個操作數(shù)，，實(shí)現(xiàn)基于存儲器的2個流水蝶形運(yùn)算的并行處理結(jié)構(gòu)。利用改進(jìn)的CORDIC算法實(shí)現(xiàn)旋轉(zhuǎn)因子的生成操作，省去了復(fù)雜的復(fù)數(shù)乘法運(yùn)算。數(shù)據(jù)結(jié)構(gòu)采用塊浮點(diǎn)，增大了數(shù)據(jù)的動態(tài)范圍，有效解決了FFT中運(yùn)算溢出的問題。通過改進(jìn)的并行FFT算法降低了處理器的實(shí)現(xiàn)復(fù)雜度。 對設(shè)計的處理器進(jìn)行FPGA與MATLAB的聯(lián)合仿真驗(yàn)證其正確性，同時進(jìn)行了時序仿真，給出各處理器性能比較和本文設(shè)計的處理器的資源利用情況。性能評估顯示了本文設(shè)計的并行FFT處理器易于實(shí)現(xiàn)，資源需求少，可使蝶式計算循環(huán)次數(shù)減少一半。
【關(guān)鍵詞】：FFT處理器 地址映射算法 并行處理 CORDIC算法
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要3-4
• Abstract4-7
• 第一章 緒論7-13
• 1.1 課題背景7-9
• 1.1.1 正交頻分復(fù)用技術(shù)7-8
• 1.1.2 OFDM 的核心-FFT8-9
• 1.2 研究意義和現(xiàn)狀9-10
• 1.2.1 研究意義9-10
• 1.2.2 國內(nèi)外研究現(xiàn)狀10
• 1.3 本文內(nèi)容與結(jié)構(gòu)10-13
• 第二章 OFDM 傳輸系統(tǒng)和 FFT 原理概述13-23
• 2.1 OFDM 系統(tǒng)13-14
• 2.2 離散傅里葉變換原理14-16
• 2.3 快速傅里葉變換原理16-22
• 2.3.1 基-2 FFT 原理16-20
• 2.3.2 基-4 FFT 原理20-21
• 2.3.3 混合基-2/4 蝶形運(yùn)算21
• 2.3.4 幾種蝶形算法的比較21-22
• 2.4 本章小結(jié)22-23
• 第三章 并行 FFT 處理器實(shí)現(xiàn)方法23-41
• 3.1 處理器硬件結(jié)構(gòu)23-26
• 3.1.1 基于存儲器結(jié)構(gòu)的 FFT 處理器23-24
• 3.1.2 流水線結(jié)構(gòu)的 FFT 處理器24-25
• 3.1.3 并行結(jié)構(gòu)的 FFT 處理器25
• 3.1.4 陣列結(jié)構(gòu)的 FFT 處理器25-26
• 3.2 操作數(shù)地址映射方法26-38
• 3.2.1 單個蝶形單元處理26-32
• 3.2.2 多個蝶形單元并行處理32-38
• 3.3 旋轉(zhuǎn)因子產(chǎn)生方法38-40
• 3.3.1 查找表方法38-39
• 3.3.2 CORDIC 算法原理39-40
• 3.4 本章小結(jié)40-41
• 第四章 并行 FFT 處理器系統(tǒng)設(shè)計與 FPGA 仿真41-57
• 4.1 處理器整體結(jié)構(gòu)設(shè)計41-42
• 4.2 處理器各模塊設(shè)計42-50
• 4.2.1 蝶形加法單元42-43
• 4.2.2 改進(jìn)的無沖突并行地址產(chǎn)生單元43-45
• 4.2.3 優(yōu)化的旋轉(zhuǎn)因子產(chǎn)生單元45-47
• 4.2.4 溢出檢測與控制單元47-49
• 4.2.5 輸入輸出單元49-50
• 4.3 系統(tǒng)驗(yàn)證與性能分析50-56
• 4.3.1 FPGA 與 MATLAB 聯(lián)合仿真50-55
• 4.3.2 時序仿真與性能分析55-56
• 4.4 本章小結(jié)56-57
• 第五章 結(jié)論與展望57-59
• 致謝59-61
• 參考文獻(xiàn)61-65
• 作者攻讀碩士期間參加的科研項(xiàng)目65-66

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 韓穎,王旭,吳嗣亮;FPGA實(shí)現(xiàn)高速加窗復(fù)數(shù)FFT處理器的研究[J];北京理工大學(xué)學(xué)報;2003年03期

2 李琛,杜明輝;DVB-T發(fā)展概況[J];電視技術(shù);2003年10期

3 樊光輝;許茹;王德清;;基于FPGA的高速流水線FFT算法實(shí)現(xiàn)[J];電子工程師;2008年03期

4 謝應(yīng)科,付博;數(shù)據(jù)全并行FFT處理器的設(shè)計[J];計算機(jī)研究與發(fā)展;2004年06期

5 鄧珊珊;孫義;章立生;莫志鋒;謝應(yīng)科;;q×2~m的高速FFT處理器設(shè)計[J];計算機(jī)研究與發(fā)展;2008年08期

6 段小東;顧立志;;高性能基4快速傅里葉變換處理器的設(shè)計[J];計算機(jī)工程;2008年24期

7 石長振;楊雪;王貞松;;高性能并行FFT處理器的設(shè)計與實(shí)現(xiàn)[J];計算機(jī)工程;2012年02期

8 謝應(yīng)科,侯紫峰,韓承德;基2×2FFT的地址映射算法[J];計算機(jī)學(xué)報;2000年10期

9 李青,王能超,鄭楚光;可擴(kuò)展的旋轉(zhuǎn)因子表及FFT算法[J];計算機(jī)學(xué)報;2002年04期

10 伍萬棱,邵杰,冼楚華;FPGA實(shí)現(xiàn)的基4FFT處理器高效排序算法研究[J];南京航空航天大學(xué)學(xué)報;2005年02期

本文編號：518936