本文關(guān)鍵詞：多核多線程處理器訪存并行性分析與優(yōu)化，由筆耕文化傳播整理發(fā)布。

【摘要】：自微處理器問世以來,隨著工藝水平和處理器體系結(jié)構(gòu)設(shè)計的發(fā)展,微處理器經(jīng)歷了從單核到雙核,再到多核甚至眾核的發(fā)展歷程。多核多線程處理器已經(jīng)成為當(dāng)前主流微處理器。但是多核多核多線程技術(shù)在提升處理器性能的同時,對存儲系統(tǒng)也提出了更高的要求,存儲系統(tǒng)的性能已經(jīng)成為制約多核多線程處理器性能進(jìn)一步提高的重要因素。存儲控制器作為處理器系統(tǒng)設(shè)計中重要的一部分,它對存儲器的訪問速度影響很大。多核多線程處理器上集成的多個存儲控制器,能夠并行執(zhí)行,對緩解龐大數(shù)據(jù)量的訪存壓力起到一定的作用。但是在多線程應(yīng)用環(huán)境中,訪存仍然存在體沖突問題。為了緩解多核多線程處理器中存在的體沖突問題,本文對多核多線程處理器中的訪存并行性進(jìn)行了分析和研究,并且將存儲器控制器的地址映射方案作為優(yōu)化設(shè)計的方向。本文在充分分析存儲系統(tǒng)結(jié)構(gòu)尤其DRAM結(jié)構(gòu)和工作機(jī)制的基礎(chǔ)上,對多線程應(yīng)用程序的訪存特性,尤其是訪存中bank并行性進(jìn)行探究。并且,利用DRAMsim2實驗平臺進(jìn)行了具體實驗分析驗證。針對bank沖突問題,本文深入分析了bank沖突發(fā)生的原因,提出了一種基于地址映射方案的hash地址散列優(yōu)化方案,對多核多線程處理器的訪存并行性進(jìn)行了優(yōu)化,最后結(jié)合仿真平臺對其進(jìn)行測試和驗證,并利用stream測試程序進(jìn)行實測,結(jié)果表明,在64線程下訪存帶寬從5.88GB/s提升到了14.24GB/s,達(dá)到了優(yōu)化設(shè)計目標(biāo)。
【關(guān)鍵詞】：多核 多線程 存儲控制器 DRAM 體沖突 DRAMsim2 Hash
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要8-9
• ABSTRACT9-10
• 第一章 緒論10-14
• 1.1 研究背景和意義10-11
• 1.2 多核多線程處理器簡介11-12
• 1.3 課題研究目標(biāo)及主要工作12-13
• 1.4 論文組織結(jié)構(gòu)13-14
• 第二章 相關(guān)研究現(xiàn)狀14-18
• 2.1 研究熱點14-15
• 2.2 國內(nèi)外相關(guān)研究15-17
• 2.3 本章小結(jié)17-18
• 第三章 內(nèi)存系統(tǒng)結(jié)構(gòu)及特點分析18-34
• 3.1 內(nèi)存系統(tǒng)架構(gòu)18-20
• 3.1.1 多核系統(tǒng)架構(gòu)及存儲系統(tǒng)層次18-19
• 3.1.2 存儲系統(tǒng)總線組織結(jié)構(gòu)19-20
• 3.2 DRAM結(jié)構(gòu)特點及發(fā)展20-22
• 3.2.1 DRAM的定義和基本結(jié)構(gòu)20-21
• 3.2.2 DRAM發(fā)展簡介21-22
• 3.3 DRAM存儲控制器22-28
• 3.3.1 DRAM存儲控制器結(jié)構(gòu)23-24
• 3.3.2 行緩沖管理策略24-26
• 3.3.3 地址映射方案26-28
• 3.4 DRAM相關(guān)命令和時間參數(shù)28-32
• 3.5 本章小結(jié)32-34
• 第四章 多線程應(yīng)用程序訪存特性分析34-53
• 4.1 多線程應(yīng)用特征分析34-37
• 4.2 多線程應(yīng)用訪存特性探究37-43
• 4.2.1 DRAMsim2實驗平臺介紹38-40
• 4.2.2 實驗設(shè)計40-43
• 4.3 實驗結(jié)果分析43-52
• 4.3.1 訪存帶寬結(jié)果分析44-48
• 4.3.2 訪存時延結(jié)果分析48-52
• 4.4 本章小結(jié)52-53
• 第五章 利用地址散列優(yōu)化訪存性能53-64
• 5.1 訪存中體沖突問題54-55
• 5.2 利用地址散列解決體沖突問題55-56
• 5.2.1 Hash散列55
• 5.2.2 Hash函數(shù)需滿足的條件55-56
• 5.3 構(gòu)造適合的散列函數(shù)56-58
• 5.4 算法有效性分析58-60
• 5.4.1 針對解決體沖突的有效性分析58-59
• 5.4.2 針對變換后沖突的可能性分析59-60
• 5.5 實驗驗證及結(jié)果分析60-62
• 5.6 小結(jié)62-64
• 第六章 結(jié)束語64-66
• 6.1 工作總結(jié)64
• 6.2 研究展望64-66
• 致謝66-68
• 參考文獻(xiàn)68-71
• 作者在學(xué)期間取得的學(xué)術(shù)成果71

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 屈文新;樊曉椏;張盛兵;;多核多線程處理器存儲技術(shù)研究進(jìn)展[J];計算機(jī)科學(xué);2007年04期

2 何軍;王飆;;多線程處理器資源分配策略[J];計算機(jī)工程;2008年15期

3 黃彩霞;;同時多線程處理器共享資源的特性分析[J];計算機(jī)工程與科學(xué);2009年08期

4 李祖松;許先超;胡偉武;唐志敏;;龍芯2號處理器的同時多線程設(shè)計[J];計算機(jī)學(xué)報;2009年11期

5 張文波;苑凌嬌;譚小波;付立冬;;嵌入式多線程處理器的執(zhí)行控制設(shè)計方法的研究[J];沈陽理工大學(xué)學(xué)報;2012年04期

6 唐夷簡;廖湘科;邵立松;;基于芯片多線程處理器的性能測試及分析[J];計算機(jī)工程;2010年18期

7 鄭顯安;;多線程處理器發(fā)展淺析[J];科技創(chuàng)新導(dǎo)報;2012年01期

8 荊元利,樊曉椏;網(wǎng)絡(luò)互連多線程處理器[J];計算機(jī)工程與應(yīng)用;2005年33期

9 尹震宇;趙海;張文波;王小英;;一種嵌入式硬件多線程處理器的研究[J];東北大學(xué)學(xué)報;2006年09期

10 張朝中;何立強(qiáng);徐曉東;;基于線程級的同時多線程處理器功耗評估[J];計算機(jī)工程;2010年14期

中國重要會議論文全文數(shù)據(jù)庫 前1條

1 王永文;鄭倩冰;尹遠(yuǎn);孫彩霞;竇強(qiáng);;細(xì)粒度多線程處理器中前瞻性數(shù)據(jù)加載的設(shè)計與實現(xiàn)[A];2010年第16屆全國信息存儲技術(shù)大會（IST2010）論文集[C];2010年

中國重要報紙全文數(shù)據(jù)庫 前5條

1 李筻;防火墻進(jìn)入萬兆境界[N];中國計算機(jī)報;2007年

2 張戈;天融信不做國外企業(yè)的買辦[N];電腦商報;2007年

3 本報記者 邊歆;安全的一抹綠色[N];網(wǎng)絡(luò)世界;2008年

4 劉麗麗;POWER6的八大亮點[N];計算機(jī)世界;2007年

5 戈;天融信首款綠色安全平臺問世[N];電腦商報;2008年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前6條

1 陳紅洲;同時多線程處理器資源共享控制策略研究[D];浙江大學(xué);2009年

2 孫彩霞;同時多線程處理器中的資源分配策略研究[D];國防科學(xué)技術(shù)大學(xué);2006年

3 吳佳駿;多核多線程處理器上任務(wù)調(diào)度技術(shù)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

4 何立強(qiáng);同時多線程處理器前端系統(tǒng)的研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2004年

5 朱霞;線程級并行的硬件技術(shù)研究[D];西北工業(yè)大學(xué);2003年

6 李祖松;龍芯2號處理器多線程技術(shù)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 丁杰;面向外設(shè)管理的微處理器硬件多線程擴(kuò)展[D];東南大學(xué);2016年

2 桂小冬;硬件多線程處理器的便簽存儲器分配策略的設(shè)計與實現(xiàn)[D];東南大學(xué);2016年

3 王碩;多核多線程處理器訪存并行性分析與優(yōu)化[D];國防科學(xué)技術(shù)大學(xué);2014年

4 王新剛;多線程處理器存儲結(jié)構(gòu)研究[D];西北工業(yè)大學(xué);2004年

5 張國杰;嵌入式Linux在多核多線程平臺上的移植研究與實現(xiàn)[D];重慶大學(xué);2008年

6 方先康;多核多線程處理器環(huán)境下軟件系統(tǒng)的設(shè)計與實現(xiàn)[D];北京郵電大學(xué);2008年

7 陳皓;多核多線程處理器模擬器的設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

8 關(guān)海洋;基于同時多線程的取指控制機(jī)制研究[D];哈爾濱工程大學(xué);2012年

9 唐夷簡;芯片多線程處理器線程調(diào)度的性能測試與優(yōu)化研究[D];國防科學(xué)技術(shù)大學(xué);2009年

10 張朝中;同時多線程處理器性能與功耗改進(jìn)的研究[D];內(nèi)蒙古大學(xué);2011年

  本文關(guān)鍵詞：多核多線程處理器訪存并行性分析與優(yōu)化，由筆耕文化傳播整理發(fā)布。

，

本文編號：452926