本文關(guān)鍵詞：X-DSP中DMA驗證平臺的設計與實現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著芯片設計規(guī)模的不斷增加,驗證已經(jīng)成為芯片設計的關(guān)鍵,也是最耗時的環(huán)節(jié)。如何選取高效的驗證方法來提升驗證效率是大規(guī)模集成電路設計領(lǐng)域的研究熱點。本文研究的課題來源于我校微電子與微處理器研究所承擔的高性能X-DSP項目。針對X-DSP芯片中核內(nèi)DMA部件的功能驗證,本文首先介紹了業(yè)界主流的驗證理論與方法,接下來闡述了基于傳統(tǒng)Verilog-HDL語言的模塊級驗證平臺構(gòu)建方法。該平臺中的參考模型與自動比對機制高效地解決了大規(guī)模定向測試中自動化比對的難題,并適度增加了驗證平臺組件可理解性,便于研發(fā)初期設計人員參與修改和快速迭代。在此基礎上,本文闡述了基于VMM驗證方法學的層次化驗證平臺的設計,該平臺只需控制隨機變量產(chǎn)生范圍就可以隨機產(chǎn)生DUT受約束事務,而且可以定義和報告功能覆蓋率�；赩MM驗證平臺更加高效也是今后的發(fā)展和改進的方向。最后本文詳細描述了基于Shell腳本模型的自動比對平臺的設計原理和方法,該平臺主要應用于全芯片系統(tǒng)級的驗證環(huán)節(jié)中,不依賴于端口信號名,移植性很高、便于復用。本文設計的三種不同的驗證方法和平臺,應用時機和范圍有所區(qū)別,三種驗證平臺具有一定的互補性和通用性。通過三種不同的驗證平臺,可以在不同層次對DMA部件進行充分驗證。該平臺通過簡單的修改就可以應用于其它不同功能的DMA控制器的功能驗證,以及其他數(shù)據(jù)傳遞類控制器。X-DSP項目的整體研制過程表明,綜合使用這些驗證平臺使DMA的功能驗證效率得到了較大的提高,有效地縮短了項目的開發(fā)周期。
【關(guān)鍵詞】：DMA 驗證平臺 功能驗證 Verilog-HDL VMM Shell
【學位授予單位】：國防科學技術(shù)大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP332
【目錄】：

• 摘要10-11
• ABSTRACT11-12
• 第一章 緒論12-17
• 1.1 課題研究背景12-15
• 1.2 課題研究主要內(nèi)容15-16
• 1.3 論文結(jié)構(gòu)16-17
• 第二章 驗證方法綜述17-33
• 2.1 驗證技術(shù)的研究17-20
• 2.1.1 基于模擬的驗證17-18
• 2.1.2 基于形式方法的驗證18-19
• 2.1.3 基于模擬和形式方法驗證的比較19-20
• 2.2 驗證方法學的研究20-24
• 2.2.1 高級驗證方法學20-21
• 2.2.2 可重用性21-22
• 2.2.3 受約束隨機激勵22-23
• 2.2.4 功能覆蓋率23-24
• 2.3 DMA功能與驗證策略24-32
• 2.3.1 DMA功能分析24-25
• 2.3.2 DMA傳輸模式25-26
• 2.3.3 DMA傳輸參數(shù)26-29
• 2.3.4 DMA接口協(xié)議29-30
• 2.3.5 DMA驗證策略30-32
• 2.4 本章小結(jié)32-33
• 第三章 基于Verilog模塊級驗證平臺的實現(xiàn)33-48
• 3.1 模塊級驗證平臺架構(gòu)33-34
• 3.2 雙通道參數(shù)讀取34-36
• 3.3 數(shù)據(jù)存儲體36
• 3.4 參考模型的搭建36-43
• 3.4.1 點到點矩陣傳輸模型36-37
• 3.4.2 矩陣轉(zhuǎn)置傳輸模型37-39
• 3.4.3 多基址傳輸模型39-41
• 3.4.4 多播廣播傳輸模型41-43
• 3.5 比對模塊43-45
• 3.5.1 點到點矩陣傳輸自動比對43
• 3.5.2 矩陣轉(zhuǎn)置傳輸自動比對43
• 3.5.3 多基址傳輸自動比對43-44
• 3.5.4 多播廣播傳輸自動比對44-45
• 3.6 驗證結(jié)果與分析45-46
• 3.7 本章小結(jié)46-48
• 第四章 基于VMM模塊級驗證平臺驗證平臺的實現(xiàn)48-59
• 4.1 VMM驗證平臺架構(gòu)48-54
• 4.1.1 平臺架構(gòu)與組件48-49
• 4.1.2 基于SystemVerilog接口49-50
• 4.1.3 激勵數(shù)據(jù)結(jié)構(gòu)50-52
• 4.1.4 事務處理器52-53
• 4.1.5 記分板53-54
• 4.1.6 驗證環(huán)境與頂層54
• 4.2 基于功能覆蓋率54-55
• 4.3 DMA仿真與結(jié)果分析55-58
• 4.3.1 DMA仿真55-56
• 4.3.2 DMA仿真結(jié)果分析56-58
• 4.4 本章小結(jié)58-59
• 第五章 基于Shell腳本系統(tǒng)級驗證59-72
• 5.1 系統(tǒng)級驗證研究59
• 5.2 系統(tǒng)級驗證平臺架構(gòu)概述59-63
• 5.2.1 激勵產(chǎn)生60-63
• 5.2.2 Shell模型概述63
• 5.3 點到點矩陣傳輸模型的搭建與比對63-66
• 5.3.1 讀請求的處理64-65
• 5.3.2 讀返回數(shù)據(jù)的處理與比對65-66
• 5.4 多基址傳輸模型的搭建與比對66-69
• 5.5 矩陣轉(zhuǎn)置傳輸模型的搭建與比對69-71
• 5.6 本章小結(jié)71-72
• 第六章 結(jié)束語72-74
• 6.1 全文總結(jié)72-73
• 6.2 工作展望73-74
• 致謝74-75
• 參考文獻75-77
• 作者在學期間取得的學術(shù)成果77

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 屈玉峰;郭亮;馮根寶;;搭建基于E語言參考模型的驗證平臺[J];中國集成電路;2005年09期

2 詹文法,馬俊,張溯,許修兵;一種可重用的驗證平臺結(jié)構(gòu)[J];微機發(fā)展;2005年03期

3 詹文法;李麗;程作仁;張溯;;一種基于總線的可重用驗證平臺研究[J];電子技術(shù)應用;2006年05期

4 期彤;;新思科技設計系統(tǒng)、驗證平臺雙線出擊[J];電子設計應用;2009年05期

5 張健;黃蓓;王玉艷;;交換控制電路功能驗證平臺設計[J];計算機工程;2006年16期

6 萬超;申敏;張亞楠;;通道在層次化驗證平臺中的應用[J];電子測試;2007年05期

7 袁艷;申敏;;覆蓋率技術(shù)的提高在RVM層次化驗證方法中的應用[J];電子測試;2008年01期

8 宋秀蘭;吳曉波;;高性能驗證平臺設計與搭建[J];電子器件;2008年06期

9 劉芳;謝崢;連志斌;王新安;;一種可重構(gòu)的通用總線接口驗證平臺的研究及實現(xiàn)[J];電子器件;2011年03期

10 王紅衛(wèi);占楊林;梁利平;;以覆蓋率為導向的自動化驗證平臺[J];電子測試;2013年05期

中國重要會議論文全文數(shù)據(jù)庫 前6條

1 王立勝;王秉臣;朱波;朱智超;賴安學;;基于大型飛行器的信息系統(tǒng)仿真驗證平臺設計[A];中國宇航學會深空探測技術(shù)專業(yè)委員會第十屆學術(shù)年會論文集[C];2013年

2 華靜;;虛擬化技術(shù)構(gòu)建金融云業(yè)務驗證平臺[A];2013年中國通信學會信息通信網(wǎng)絡技術(shù)委員會年會論文集[C];2013年

3 徐文進;田澤;;基于AFDX-ES SOC驗證平臺的向量中斷控制器驗證研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 淮治華;田澤;趙強;韓煒;;基于DSP的SoC FPGA原型驗證平臺的構(gòu)建與應用[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

5 陳小龍;荊濤;;如何在FPGA或ASIC設計中用TCL為HDL模型搭建自動驗證平臺[A];全國第一屆嵌入式技術(shù)聯(lián)合學術(shù)會議論文集[C];2006年

6 iJ淑媚;灻斐章;周佩廷;R壭憔

本文編號：442040