本文關(guān)鍵詞：基于NAND FLASH存儲器的BCH編解碼技術(shù)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著信息技術(shù)的快速發(fā)展，傳統(tǒng)SLC(單層存儲)架構(gòu)的NAND Flash已經(jīng)遠遠滿足不了大容量、低成本存儲器的要求，，而MLC(多層存儲)架構(gòu)的NAND Flash憑借單位比特成本低、存儲密度高等優(yōu)點，被廣泛的應(yīng)用在各種存儲系統(tǒng)當中。然而由于MLC架構(gòu)NAND Flash的內(nèi)部電壓的等級增多，在擦寫過程中發(fā)生位錯誤的概率增大，傳統(tǒng)的單比特糾錯碼——漢明碼已經(jīng)無法滿足糾錯需求。BCH碼因其構(gòu)造簡單、編譯碼易實現(xiàn)、糾錯能力強、校驗碼更短等特點，使其更適用于NAND Flash多比特位錯誤的糾錯，因此本文開展了對NAND Flash的BCH編解碼技術(shù)的研究。 依據(jù)NAND Flash的內(nèi)部結(jié)構(gòu)特點，設(shè)計了糾錯能力為每512bytes可以糾正8bits錯誤位的BCH碼。本文首先從BCH碼的理論基礎(chǔ)、構(gòu)造方法等循序漸進的展開，針對BCH碼生成多項式在信息碼元較長時求解比較復雜和易出錯的問題，采用Matlab求解取代查表法來提高效率。選擇8位并行BCH編碼方式作為BCH編碼器的硬件實現(xiàn)方法，既解決了串行BCH編碼器編碼速度慢且位數(shù)與NAND Flash不匹配的問題,同時也減少了編碼器中線性反饋移位寄存器電路的高扇出瓶頸。BCH譯碼器作為整個設(shè)計中算法最為復雜、占用邏輯資源最多的部分,本文在它的設(shè)計過程中應(yīng)用了多種優(yōu)化設(shè)計手段。在提升譯碼速率的舉措方面，通過對伴隨式求解模塊和Chien搜索模塊采取并行處理的方式，節(jié)省了8倍的時間；除此之外，采用了二級流水線結(jié)構(gòu)的分塊譯碼方式，使得一頁數(shù)據(jù)的譯碼時間大大縮短，很好的提高了譯碼效率。并且在錯誤位置多項式的求解過程中采用了簡化的無求逆算法，與傳統(tǒng)的無求逆算法相比該算法電路結(jié)構(gòu)簡單，極大的減少了邏輯資源的占用量，節(jié)省了硬件成本。最后對BCH編譯碼器搭建仿真平臺進行功能仿真，仿真結(jié)果表明設(shè)計的BCH譯碼器達到了預期的功能要求。
【關(guān)鍵詞】：NAND FLASH BCH碼 并行 仿真測試
【學位授予單位】：中北大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 1 緒論9-15
• 1.1 課題背景和意義9-10
• 1.2 課題來源10
• 1.3 國內(nèi)外研究現(xiàn)狀及發(fā)展動態(tài)10-13
• 1.3.1 糾錯碼的發(fā)展現(xiàn)狀10-12
• 1.3.2 NAND Flash 存儲器的發(fā)展現(xiàn)狀12-13
• 1.4 論文內(nèi)容及工作安排13-15
• 2 BCH 編譯碼器的理論基礎(chǔ)及總體方案15-30
• 2.1 糾錯碼的概述15-17
• 2.2 BCH 碼的代數(shù)基礎(chǔ)17-18
• 2.3 BCH 碼的基本理論18-28
• 2.3.1 BCH 碼的構(gòu)造19-20
• 2.3.2 BCH 碼的編碼原理20-23
• 2.3.3 BCH 碼的譯碼原理23-28
• 2.4 BCH 編譯碼器的總體方案28-29
• 2.5 本章小結(jié)29-30
• 3 BCH 碼編碼器的設(shè)計及硬件實現(xiàn)30-41
• 3.1 NAND FLASH 的結(jié)構(gòu)特點30-32
• 3.2 BCH 碼參數(shù)的設(shè)定32-34
• 3.3 BCH 編碼方式的設(shè)計34-38
• 3.4 BCH 編碼器的硬件實現(xiàn)38-40
• 3.5 本章小結(jié)40-41
• 4 BCH 譯碼器的設(shè)計及硬件實現(xiàn)41-57
• 4.1 分塊譯碼方式41-43
• 4.2 BCH 譯碼器的設(shè)計43-50
• 4.2.1 伴隨式計算模塊設(shè)計43-45
• 4.2.2 錯誤位置多項式模塊設(shè)計45-48
• 4.2.3 Chien 搜索模塊設(shè)計48-50
• 4.3 BCH 譯碼器的硬件實現(xiàn)50-56
• 4.3.1 伴隨式計算模塊硬件實現(xiàn)50-51
• 4.3.2 錯誤位置多項式模塊的硬件實現(xiàn)51-53
• 4.3.3 Chien 搜索模塊的硬件實現(xiàn)53
• 4.3.4 錯誤位糾正模塊53-54
• 4.3.5 BCH 譯碼器頂層模塊硬件實現(xiàn)54-56
• 4.4 本章小結(jié)56-57
• 5 BCH 編譯碼器功能仿真測試57-62
• 5.1 仿真平臺的搭建57-58
• 5.2 仿真測試及結(jié)果分析58-61
• 5.3 本章小結(jié)61-62
• 6 總結(jié)與展望62-63
• 參考文獻63-67
• 讀碩士學位期間發(fā)表的論文及所取得的研究成果67-68
• 致謝68-69

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 王健;蔣安平;盛世敏;;同時支持兩種有限域的模逆算法及其硬件實現(xiàn)[J];北京大學學報(自然科學版);2007年01期

2 韓可;鄧中亮;黃建明;;高速層進式Nand Flash差錯控制編碼[J];北京郵電大學學報;2010年03期

3 李云鵬,王新梅,謝顯中;基于FPGA自適應(yīng)高速RS編譯碼器的IP核設(shè)計[J];重慶郵電學院學報(自然科學版);2003年01期

4 張軍;王志功;胡慶生;肖潔;;高速Berlekamp-Massey算法結(jié)構(gòu)及電路實現(xiàn)[J];電路與系統(tǒng)學報;2006年04期

5 鄭文杰;李磊;馮穗力;葉梧;;改進BM算法的高速RS譯碼器方案及其FPGA實現(xiàn)[J];電聲技術(shù);2007年06期

6 李進;金龍旭;李國寧;張柯;王文華;張然峰;朱鵬;;適于空間圖像閃存陣列的非與閃存控制器[J];光電子.激光;2012年05期

7 陳宏銘;程玉華;;適合NAND閃存控制器的BCH糾錯編譯碼器VLSI實現(xiàn)[J];中國集成電路;2011年08期

8 白婷;賈明雁;張東亮;李楠;張瑩;;串行級聯(lián)編碼在遙測系統(tǒng)中的設(shè)計與實現(xiàn)[J];計算機測量與控制;2012年05期

9 毛旭富;;NandFlash中高位可配置BCH編碼器的研究[J];信息技術(shù);2013年02期

10 丁利瓊;譚秋林;張獻生;康昊;;箭載“黑匣子”中的RS(255,239)編譯碼器[J];計算機測量與控制;2013年12期

  本文關(guān)鍵詞：基于NAND FLASH存儲器的BCH編解碼技術(shù)研究，由筆耕文化傳播整理發(fā)布。

本文編號：439889