本文關(guān)鍵詞：一種工作在亞閾值條件下的低功耗九管SRAM單元的設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著集成電路產(chǎn)業(yè)的迅猛發(fā)展,器件的尺寸正朝著納米級(jí)階段進(jìn)一步縮小,芯片單位面積上的功耗密度也越來(lái)越大,這使得功耗已從速度、面積、成本等眾多集成電路瓶頸中脫穎而出成為影響SOC芯片設(shè)計(jì)的關(guān)鍵因素。存儲(chǔ)器占據(jù)了SOC系統(tǒng)芯片面積的90%以上,而靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM又以其良好的特性占據(jù)片上存儲(chǔ)器的絕大部分。近年來(lái),將系統(tǒng)供電電壓降低到近閾值或亞閾值區(qū)域能極大地降低芯片的功耗,這是亞閾值設(shè)計(jì)的中心思想。所以設(shè)計(jì)一款能工作在近閾值或亞閾值區(qū)域的低功耗SRAM存儲(chǔ)單元對(duì)于降低SOC芯片功耗具有重大的意義。 本論文在調(diào)研了近年來(lái)國(guó)內(nèi)外對(duì)低功耗SRAM研究現(xiàn)狀的基礎(chǔ)上,從減小SRAM存儲(chǔ)陣列基本單元的功耗入手,著力于解決當(dāng)今SOC系統(tǒng)芯片對(duì)低功耗的迫切需求。在對(duì)SRAM發(fā)展至今包括傳統(tǒng)六管單元在內(nèi)的幾款比較成熟的基本存儲(chǔ)單元做了詳細(xì)的介紹和分析之后,提出了本論文設(shè)計(jì)的亞閾值低功耗九管存儲(chǔ)單元。SRAM的功耗可分為靜態(tài)功耗和動(dòng)態(tài)功耗,工作在亞閾值區(qū)域的SRAM存儲(chǔ)單元功耗很低但其穩(wěn)定性也更容易受到工藝、電源電壓及溫度(PVT)的影響。在文章最后部分,對(duì)本論文設(shè)計(jì)的九管存儲(chǔ)單元穩(wěn)定性、讀寫速度及功耗等進(jìn)行仿真與驗(yàn)證,并與傳統(tǒng)六管單元做比較,說(shuō)明本論文設(shè)計(jì)的九管SRAM存儲(chǔ)單元的優(yōu)越性。
【關(guān)鍵詞】：靜態(tài)隨機(jī)存儲(chǔ)器 低功耗 亞閾值設(shè)計(jì) 基本單元
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要3-4
• ABSTRACT4-6
• 目錄6-8
• 第1章 緒論8-16
• 1.1 課題來(lái)源、研究背景及意義8-9
• 1.2 SRAM簡(jiǎn)介9-11
• 1.3 國(guó)內(nèi)外研究現(xiàn)狀11-13
• 1.3.1 國(guó)外研究現(xiàn)狀11-13
• 1.3.2 國(guó)內(nèi)研究現(xiàn)狀13
• 1.4 本論文的主要研究工作13-14
• 1.5 本論文的組織結(jié)構(gòu)14
• 1.6 本章小結(jié)14-16
• 第2章 SRAM基本單元架構(gòu)及分析16-26
• 2.1 傳統(tǒng)六管SRAM存儲(chǔ)單元16-20
• 2.2 單管SRAM存儲(chǔ)單元20-22
• 2.3 八管SRAM存儲(chǔ)單元22-24
• 2.4 本論文提出的九管SRAM存儲(chǔ)單元24-25
• 2.5 本章小結(jié)25-26
• 第3章 低功耗亞閾值SRAM的設(shè)計(jì)方法及關(guān)鍵技術(shù)26-33
• 3.1 SRAM功耗簡(jiǎn)介26-28
• 3.2 工作在亞閾值條件下的SRAM單元穩(wěn)定性問(wèn)題28-31
• 3.2.1 工藝偏差對(duì)穩(wěn)定性的影響分析28-29
• 3.2.2 電源電壓對(duì)穩(wěn)定性的影響分析29-30
• 3.2.3 溫度變化對(duì)穩(wěn)定性的影響分析30-31
• 3.3 降低SRAM功耗所采用的關(guān)鍵技術(shù)31-32
• 3.4 本章小結(jié)32-33
• 第4章 本論文設(shè)計(jì)的亞閾值低功耗SRAM基本單元33-60
• 4.1 基本結(jié)構(gòu)與工作原理33-37
• 4.1.1 基本結(jié)構(gòu)34
• 4.1.2 工作原理34-36
• 4.1.3 優(yōu)缺點(diǎn)36-37
• 4.2 穩(wěn)定性仿真37-41
• 4.2.1 保持噪聲容限仿真38-39
• 4.2.2 讀噪聲容限仿真39-40
• 4.2.3 寫噪聲容限仿真40-41
• 4.3 讀寫速度仿真41-45
• 4.3.1 讀操作速度仿真42-43
• 4.3.2 寫操作速度仿真43-45
• 4.4 靜態(tài)功耗仿真45-46
• 4.5 動(dòng)態(tài)功耗仿真46-50
• 4.6 本論文設(shè)計(jì)的9管單元與傳統(tǒng)6管單元的比較50-59
• 4.6.1 保持操作仿真50-52
• 4.6.2 讀操作仿真52-55
• 4.6.3 寫操作仿真55-59
• 4.7 本章小結(jié)59-60
• 第5章 總結(jié)與展望60-62
• 5.1 設(shè)計(jì)總結(jié)60-61
• 5.2 工作展望61-62
• 參考文獻(xiàn)62-66
• 附圖表66-69
• 致謝69-71
• 攻讀碩士學(xué)位期間發(fā)表的論文及專利情況71

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 張新川;王勇;蔣波;唐明華;;一種深亞微米SRAM 6T存儲(chǔ)單元的設(shè)計(jì)方法[J];電子與封裝;2009年10期

2 柏娜;馮越;尤肖虎;時(shí)龍興;;極低電源電壓和極低功耗的亞閾值SRAM存儲(chǔ)單元設(shè)計(jì)[J];東南大學(xué)學(xué)報(bào)(自然科學(xué)版);2013年02期

  本文關(guān)鍵詞：一種工作在亞閾值條件下的低功耗九管SRAM單元的設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：432575