發(fā)布時(shí)間：2017-06-02 13:02

  本文關(guān)鍵詞：基于APB總線的SPI接口IP核的設(shè)計(jì)與驗(yàn)證，，由筆耕文化傳播整理發(fā)布。

【摘要】：SOC技術(shù)經(jīng)過快速的發(fā)展,顯然已成為IC設(shè)計(jì)的核心技術(shù)。作為SOC技術(shù)基礎(chǔ)的IP復(fù)用技術(shù)和片上總線技術(shù)得到了業(yè)界的廣泛關(guān)注。特別是ARM公司的AMBA總線功能強(qiáng)大、使用方便,得到了很多第三方的支持,應(yīng)用前景廣闊。此外,由于SPI總線協(xié)議是目前比較常用的簡單高效的串行通信協(xié)議,具有同步、高速、全雙工的特點(diǎn),SPI接口可以使微處理器與各種外圍設(shè)備進(jìn)行數(shù)據(jù)交換,在SPI主機(jī)的串行時(shí)鐘下,數(shù)據(jù)按高位在前,低位在后傳輸,其在低速外部設(shè)備中應(yīng)用廣泛。我國的SOC設(shè)計(jì)很大一部分是采用國外大公司的IP核,其價(jià)格非常貴。因此,設(shè)計(jì)我們自己的IP核,掌握IP核的各種設(shè)計(jì)技術(shù)很有意義。本論文首先詳細(xì)介紹了AMBA和SPI兩種總線協(xié)議。根據(jù)SPI協(xié)議和時(shí)序設(shè)計(jì)了接口架構(gòu)。在此基礎(chǔ)上,按照自頂向下的設(shè)計(jì)思路,用可綜合的硬件描述語言設(shè)計(jì)了一種能夠掛載到APB總線上的SPI IP核以及對各模塊的功能進(jìn)行詳細(xì)的說明。相對于其它論文設(shè)計(jì)的IP,本文設(shè)計(jì)的IP具有占用邏輯資源少,功能完備的特點(diǎn)而且方便對接口處理用于掛載到其它總線上。編寫了測試案例和搭建了測試平臺對RTL代碼進(jìn)行了功能仿真和FPGA驗(yàn)證。通過一系列的仿真和驗(yàn)證,本文所設(shè)計(jì)的模塊功能正確,結(jié)構(gòu)簡單且占用邏輯資源較少,達(dá)到了預(yù)期的設(shè)計(jì)目的。利用DC綜合軟件對基于SMIC 0.13μm工藝庫對所設(shè)計(jì)的IP模塊進(jìn)行了邏輯綜合,得到了面積、時(shí)序、功耗的報(bào)告。最后,完成了該IP核版圖的布局布線等工作。
【關(guān)鍵詞】：SOC APB SPI IP核
【學(xué)位授予單位】：貴州大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN402;TP336
【目錄】：

• 摘要4-5
• Abstract5-6
• 第一章 緒論6-10
• 1.1 課題研究背景6-7
• 1.2 課題研究意義7-8
• 1.3 論文的主要工作8-9
• 1.4 論文的結(jié)構(gòu)安排9-10
• 第二章 SOC設(shè)計(jì)技術(shù)10-16
• 2.1 SOC概念和特點(diǎn)10-13
• 2.1.1 SOC的概念及應(yīng)用10
• 2.1.2 SOC設(shè)計(jì)流程及特點(diǎn)10-13
• 2.2 IP核復(fù)用技術(shù)13-15
• 2.2.1 IP核的概念13-14
• 2.2.2 IP復(fù)用技術(shù)的優(yōu)點(diǎn)14
• 2.2.3 IP核設(shè)計(jì)方法14-15
• 2.3 本章小結(jié)15-16
• 第三章 AMBA總線和SPI接.協(xié)議研究16-25
• 3.1 AMBA總線16-22
• 3.1.1 ASB總線17-18
• 3.1.2 AHB總線18
• 3.1.3 APB總線18-22
• 3.2 SPI協(xié)議22-24
• 3.2.1 SPI接23
• 3.2.2 SPI工作模式23
• 3.2.3 SPI傳輸模式23-24
• 3.3 本章小結(jié)24-25
• 第四章 APB總線接. IP核設(shè)計(jì)25-36
• 4.1 設(shè)計(jì)目標(biāo)25
• 4.2 設(shè)計(jì)架構(gòu)圖25-26
• 4.3 接.模塊設(shè)計(jì)26-33
• 4.3.1 接.定義26-27
• 4.3.2 頂層模塊設(shè)計(jì)27-28
• 4.3.3 APB從機(jī)控制模塊設(shè)計(jì)28-29
• 4.3.4 SPI主機(jī)傳輸模塊設(shè)計(jì)29-33
• 4.4 寄存器組單元33-35
• 4.5 本章小結(jié)35-36
• 第五章 接. IP核仿真與驗(yàn)證36-49
• 5.1 驗(yàn)證方法36
• 5.1.1 驗(yàn)證概述36
• 5.2 功能驗(yàn)證36-44
• 5.3 FPGA驗(yàn)證44-48
• 5.3.1 FPGA驗(yàn)證概述44
• 5.3.2 FPGA驗(yàn)證流程44-47
• 5.3.3 FPGA驗(yàn)證平臺47-48
• 5.4 本章小結(jié)48-49
• 第六章 綜合和版圖49-58
• 6.1 綜合概述49-54
• 6.1.1 綜合工具50-51
• 6.1.2 綜合過程51-52
• 6.1.3 綜合約束條件52-54
• 6.2 版圖54-57
• 6.2.1 版圖設(shè)計(jì)概述54-55
• 6.2.2 版圖設(shè)計(jì)工具55
• 6.2.3 版圖設(shè)計(jì)流程55-57
• 6.3 本章小節(jié)57-58
• 第七章 總結(jié)與展望58-60
• 7.1 總結(jié)58-59
• 7.2 展望59-60
• 致謝60-61
• 參考文獻(xiàn)61-63
• 附錄63-67

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 李瑞 ,張春元 ,羅莉;三種常用SoC片上總線的分析與比較[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2004年02期

2 方承志;李元;李明棟;;用于嵌入式系統(tǒng)多路SPI Master接口設(shè)計(jì)[J];電子測量技術(shù);2004年02期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 何偉;SoC平臺的片上總線設(shè)計(jì)及IP核集成技術(shù)研究[D];合肥工業(yè)大學(xué);2007年

  本文關(guān)鍵詞：基于APB總線的SPI接口IP核的設(shè)計(jì)與驗(yàn)證，由筆耕文化傳播整理發(fā)布。

本文編號：415356