本文關(guān)鍵詞：嵌入式SRAM編譯器的容量擴(kuò)展方法的研究，由筆耕文化傳播整理發(fā)布。

【摘要】：近年來,隨著集成電路的高速發(fā)展,嵌入式SoC系統(tǒng)的設(shè)計(jì)成為一個(gè)熱門的話題。不久的將來,嵌入式存儲(chǔ)器在整個(gè)SoC系統(tǒng)面積中占據(jù)主導(dǎo)地位,并且這個(gè)比例會(huì)越來越大。靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)在存儲(chǔ)器中因其高速度應(yīng)用于諸如CPU緩存和高性能通信網(wǎng)絡(luò)所需的高速器件等方面而聞名。SRAM技術(shù)的研究主要有高速度和低功耗兩個(gè)方向,SRAM產(chǎn)品根據(jù)用戶需求的不同側(cè)重于不同的方向。 SRAM的設(shè)計(jì)主要有兩種方法,一種是全定制的設(shè)計(jì)方法,但是其設(shè)計(jì)周期長,通常需要數(shù)月甚至幾年的時(shí)間。為了解決這個(gè)限制因素,采用另一種設(shè)計(jì)方法,即編譯器技術(shù)來編譯出用戶所需尺寸的SRAM。編譯器技術(shù)是一種半定制設(shè)計(jì)的方法,將SRAM按照功能劃分為不同的小模塊,這些小模塊是相對(duì)固定的,全定制設(shè)計(jì)這些小模塊,并對(duì)其建庫,形成基本單元庫,編譯器按照相應(yīng)的規(guī)律對(duì)基本單元庫進(jìn)行調(diào)用拼接實(shí)現(xiàn)整個(gè)SRAM電路。采用編譯器技術(shù)有許多優(yōu)點(diǎn)：(1)大大地縮短了設(shè)計(jì)周期,使得設(shè)計(jì)者可以集中精力于系統(tǒng)化的設(shè)計(jì)；(2)節(jié)省了設(shè)計(jì)資源,提高了設(shè)計(jì)資源的可重用性；(3)通過改變?cè)O(shè)計(jì)交接的層次提高了設(shè)計(jì)效率。因此編譯器技術(shù)是SRAM設(shè)計(jì)中的主流方法。 本文的研究是基于一款已有的編譯器進(jìn)行的,其參數(shù)指標(biāo)深度為16-8192字、寬度為2-32位可配置,能夠?qū)崿F(xiàn)的SRAM的最大容量為256Kb。本文的主要目的是對(duì)此編譯器的容量進(jìn)行擴(kuò)展,將編譯器的參數(shù)指標(biāo)擴(kuò)展為深度1K-512K字,寬度8-32位可配置,也就是說新的編譯器能夠生成的SRAM的最大容量為2MB。對(duì)編譯器的容量進(jìn)行擴(kuò)展的主要思路是以原來的編譯器能夠生成的小容量的SRAM為基本拼接單元,利用分塊原理和鋪砌原理,按照一定的拼接結(jié)構(gòu)來實(shí)現(xiàn)大容量的SRAM。
【關(guān)鍵詞】：SRAM SRAM編譯器 分塊原理 鋪砌原理
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要3-4
• Abstract4-5
• 目錄5-6
• 第1章 緒論6-15
• 1.1 引言6-7
• 1.2 國內(nèi)外對(duì)SRAM編譯器的研究7-14
• 1.3 論文的研究內(nèi)容及安排14-15
• 第2章 SRAM和SRAM編譯器15-22
• 2.1 SRAM的原理和結(jié)構(gòu)15-17
• 2.2 SRAM編譯器的原理和結(jié)構(gòu)17-19
• 2.3 SRAM編譯器的設(shè)計(jì)流程19-22
• 第3章 SRAM編譯器設(shè)計(jì)的實(shí)現(xiàn)22-37
• 3.1 架構(gòu)建模22-25
• 3.2 SRAM電路與版圖子模塊劃分、拼接算法和驗(yàn)證25-34
• 3.2.1 電路與版圖的子模塊劃分25-28
• 3.2.2 電路與版圖的拼接算法28-33
• 3.2.3 電路與版圖的拼接驗(yàn)證33-34
• 3.3 Datasheet、Lib時(shí)序庫、Verilog、Lef文件的生成34-35
• 3.4 編譯器用戶界面的設(shè)計(jì)35-37
• 第4章 大容量SRAM的拼接方法37-51
• 4.1 512Kb SRAM的拼接方法37-42
• 4.1.1 輸出端口的控制38-42
• 1.1.1.1 采用輸出端加上三態(tài)門的方法來控制輸出端口間的串?dāng)_38-39
• 1.1.1.2 采用ME延時(shí)電路使能控制三態(tài)門39-42
• 1.1.1.3 采用改進(jìn)的ME延時(shí)電路來使能控制三態(tài)門42
• 4.2 容量大于512Kb SRAM的拼接方法的研究42-51
• 4.2.1 兩種拼接方法42-51
• 4.2.1.1 以基本拼接單元為定值,拼接結(jié)構(gòu)為變量的拼接方法43-45
• 4.2.1.2 以拼接結(jié)構(gòu)為定值,基本拼接單元為變量的拼接方法45-49
• 4.2.1.3 容量大于256Kb小于等于2MB的SRAM的拼接49-51
• 第5章 總結(jié)與展望51-52
• 參考文獻(xiàn)52-55
• 附圖表55-57
• 致謝57-58
• 攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文目錄58

【參考文獻(xiàn)】

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 鄭丹丹;嵌入式CPU的納米尺度SRAM設(shè)計(jì)研究[D];浙江大學(xué);2009年

  本文關(guān)鍵詞：嵌入式SRAM編譯器的容量擴(kuò)展方法的研究，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：409183