發(fā)布時間：2017-05-29 06:12

  本文關鍵詞：基于1T1R結構的阻變存儲器失效機理研究，由筆耕文化傳播整理發(fā)布。

【摘要】：電荷俘獲型存儲器逐漸走向物理尺寸極限,國內外科研人員紛紛采用新型的存儲機制取代浮柵結構,設計出全新的非揮發(fā)存儲器來代替flash存儲技術。其中,阻變存儲器(ReRAM)具有MIM簡單器件結構,制備工藝與傳統(tǒng)CMOS工藝技術完美兼容,交叉陣列結構面積小,在高密度存儲方面具有明顯優(yōu)勢。然而,要實現(xiàn)ReRAM的應用前景,完善的存儲機理和良好的可靠性是必要的。近幾年,國際上各研究組集中精力研究ReRAM的機理分析,并為提高器件可靠性做努力。在可靠性研究方面,弄清楚ReRAM的數(shù)據(jù)保持失效機制,將有助于提高器件性能,延長器件壽命,促進ReRAM早日實現(xiàn)實用化。本論文針對ReRAM的可靠性問題,創(chuàng)新性的以1T1R陣列存儲單元作為研究對象,分析1T1R結構引發(fā)的可靠性問題,并探討ReRAM數(shù)據(jù)保持特性(Data Retention)的失效機制,建立失效模型。 首先,在0.13um CMOS工藝及后道互連工藝的基礎上,完成了1T1R結構的1Kb ReRAM陣列。1T1R以銅栓作為ReRAM的下電極,Cu/HfOx/Pt結構的ReRAM器件直接在Cu電極上集成。采用liftoff工藝實現(xiàn)ReRAM單元及位線的圖形化,在1T1R陣列中位線與列譯碼器接口處用金屬相連。 其次,分析1T1R結構引發(fā)的可靠性問題,包括對陣列編程成功率的影響和對器件多值存儲的限制。通過對ReRAM的電壓降(VRRAM)進行原位觀察,發(fā)現(xiàn)在1T1R中進行編程操作時,柵端電壓不僅要克服襯底-源端偏壓增大造成的閾值電壓的偏移,還要克服源端電壓的升高。在一定柵壓下,當ReRAM和晶體管的電流相等時,VRRAM保持不變,器件無法正常編程,因此陣列中ReRAM的編程成功率受到影響。在高柵壓下,ReRAM多級存儲的調控下降,ReRAM多值存儲將受到限制。對于給定的柵壓和高阻態(tài)電阻值,存在可允許的最大編程電壓值。 第三,不同于以往選取部分存儲單元作為研究對象,本文以1Kb陣列的存儲單元作為研究對象,采用統(tǒng)計的方法分析ReRAM的數(shù)據(jù)保持特性�；诓煌h(huán)下高低阻態(tài)的Retention特性,提出了銅離子擴散的失效模型。模型認為低阻態(tài)下銅離子從金屬細絲中擴散的概率與氧化物中銅離子的濃度cn和Cu離子躍遷的激活能成反比。隨循環(huán)次數(shù)增多,Cu擴散的概率變小,LRS Retention特性變好；細絲中Cu+的隧穿間距dn減小,填充tunnel gap所需銅離子數(shù)目減少,HRSRetention特性變差。最后,提出采用電流編程模式提高ReRAM高低阻態(tài)的Retention特性。由于電流編程下容易形成單根細絲,對于相同的有效細絲面積,單根細絲下銅從細絲中擴散的概率��；在電流編程模式下,高阻態(tài)的電阻值明顯提高,tunnel gap增加。因此,高低阻態(tài)的Retention特性都變好。
【關鍵詞】：阻變存儲器 1T1R 可靠性 數(shù)據(jù)保持特性 擴散模型
【學位授予單位】：山東大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
【目錄】：

• Content7-10
• 摘要10-12
• ABSTRACT12-14
• 第一章 緒論14-28
• 1.1 傳統(tǒng)非揮發(fā)存儲技術14-18
• 1.1.1 浮柵Flash存儲技術基本現(xiàn)狀和發(fā)展瓶頸14-16
• 1.1.2 傳統(tǒng)浮柵存儲器的改進方案16-18
• 1.2 新型非揮發(fā)存儲技術18-22
• 1.2.1 相變存儲器(PCM)18-19
• 1.2.2 鐵電隨機存取存儲器19-20
• 1.2.3 磁阻存儲器20-21
• 1.2.4 阻變存儲器21-22
• 1.3 選題動機及研究主題22-24
• 1.3.1 選題動機22-23
• 1.3.2 研究主題23-24
• 1.4 參考文獻24-28
• 第二章 ReRAM概述及測試系統(tǒng)28-50
• 2.1 ReRAM的材料體系28-31
• 2.1.1 固態(tài)電解液材料28-29
• 2.1.2 二元金屬氧化物材料29-30
• 2.1.3 有機材料30-31
• 2.2 ReRAM性能指標31-34
• 2.2.1 操作電壓31
• 2.2.2 存儲窗口和開關速度31-32
• 2.2.3 耐久性與數(shù)據(jù)保持特性32-33
• 2.2.4 均一性33
• 2.2.5 多值存儲33-34
• 2.2.6 器件縮小特性34
• 2.3 ReRAM集成結構34-36
• 2.3.1 有源陣列34-35
• 2.3.2 無源陣列35-36
• 2.4 ReRAM阻變機理36-40
• 2.4.1 導電細絲類型36-37
• 2.4.2 界面調制類型37-39
• 2.4.3 缺陷能級效應39-40
• 2.5 陣列測試系統(tǒng)40-44
• 2.5.1 系統(tǒng)總體結構和功能40-41
• 2.5.2 硬件連接41-43
• 2.5.3 軟件控制43
• 2.5.4 測試系統(tǒng)的驗證43-44
• 2.6 本章小結44-45
• 2.7 參考文獻45-50
• 第三章 1T1R結構引發(fā)的ReRAM可靠性問題50-63
• 3.1 實驗樣品制備50-53
• 3.1.1 1Kb ReRAM陣列基礎51-52
• 3.1.2 基于1T1R結構的ReRAM陣列集成工藝52-53
• 3.2 1T1R結構引發(fā)的可靠性問題53-57
• 3.2.1 1T1R結構編程時對不同類型ReRAM的影響53-54
• 3.2.2 1T1R結構對陣列編程成功率的影響54-55
• 3.2.3 1T1R結構對多值存儲的影響55-57
• 3.3 1T1R結構可靠性問題分析57-59
• 3.4 可靠性問題的解決方案59-60
• 3.5 本章小結60-61
• 3.6 參考文獻61-63
• 第四章 基于1T1R結構的阻變存儲器失效機理研究63-83
• 4.1 實驗過程63-66
• 4.1.1 實驗對象63-64
• 4.1.2 實驗設備64-65
• 4.1.3 測試過程65-66
• 4.2 不同循環(huán)次數(shù)下的數(shù)據(jù)保持特性66-73
• 4.2.1 不同循環(huán)次數(shù)下數(shù)據(jù)保持特性測試66-69
• 4.2.2 Retention失效機理的分析69-73
• 4.3 不同編程模式下的數(shù)據(jù)保持特性73-78
• 4.3.1 1T1R結構ReRAM的編程模式73-74
• 4.3.2 不同編程模式下數(shù)據(jù)保持特性測試74-75
• 4.3.3 失效機理的分析75-78
• 4.4 本章小結78-79
• 4.5 參考文獻79-83
• 第五章 總結與展望83-85
• 5.1 論文工作總結83-84
• 5.2 未來工作展望84-85
• 致謝85-86
• 論文和專利86-87
• 學位論文評閱及答辯情況表87

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 周益春;唐明華;;鐵電薄膜及鐵電存儲器的研究進展[J];材料導報;2009年09期

  本文關鍵詞：基于1T1R結構的阻變存儲器失效機理研究，由筆耕文化傳播整理發(fā)布。

，

本文編號：404325