本文關(guān)鍵詞：一種支持多種傳輸模式的DMA主機(jī)模塊設(shè)計與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：追求高性能和低功耗是DSP發(fā)展永遠(yuǎn)不變的主題,而數(shù)據(jù)交換速度制約著性能的提升,因此,人們對數(shù)據(jù)交換核心部件DMA提出了更高的性能需求,也使其面臨著更為嚴(yán)峻的設(shè)計挑戰(zhàn)。本課題在此背景下研究如何設(shè)計DMA主機(jī)部件以高效提升其數(shù)據(jù)傳輸效率。本課題的YHFT-X DSP處理器是一款自主研制的高性能64位DSP處理器。為提升YHFT-X DSP的性能,其DMA部件進(jìn)行了大量的優(yōu)化設(shè)計。本文的DMA具有20個邏輯通道,能響應(yīng)更多的事件觸發(fā);DMA采用雙端口參數(shù)RAM結(jié)構(gòu),能夠支持內(nèi)核和DMA本身同時對RAM進(jìn)行讀寫;采用了輪轉(zhuǎn)機(jī)制啟動,減少啟動時間;通道內(nèi)部設(shè)有FIFO,可以流水的發(fā)送讀寫請求;DMA支持更大的數(shù)據(jù)總線帶寬(8個字),提高一次可以傳輸?shù)臄?shù)據(jù)量;DMA支持四種傳輸模式,可以針對不同的數(shù)據(jù)傳輸需求定制加速數(shù)據(jù)傳輸速度。這四種傳輸模式包括傳統(tǒng)的點(diǎn)到點(diǎn)傳輸模式,分段傳輸,廣播傳輸和矩陣轉(zhuǎn)置傳輸。分段傳輸用于進(jìn)行多核協(xié)同數(shù)據(jù)搬運(yùn),只需啟動一個核的DMA,就可以把核外存儲空間(DDR)的數(shù)據(jù)按照順序搬運(yùn)到某一個或多個核。這樣數(shù)據(jù)搬運(yùn)方式既可以提高DDR的訪問速率,又可以減少環(huán)網(wǎng)的擁塞程度。廣播傳輸是分段傳輸?shù)囊环N特殊情況,用于把核外的數(shù)據(jù)搬到所有的核中。矩陣轉(zhuǎn)置傳輸是針對FFT等數(shù)字信號處理核心應(yīng)用需要大量使用矩陣轉(zhuǎn)置操作而設(shè)計的一種特殊的點(diǎn)到點(diǎn)傳輸模式,只需配置一次就可以完成點(diǎn)到點(diǎn)數(shù)據(jù)傳輸和轉(zhuǎn)置矩陣兩個操作。這種模式還采用了乒乓機(jī)制,可以有效地提升數(shù)據(jù)亂序返回情況時的矩陣轉(zhuǎn)置操作效率。在完成支持多種傳輸模式的DMA主機(jī)模塊的邏輯設(shè)計后,本文對多核模塊進(jìn)行了功能驗證和邏輯綜合,對時序和面積進(jìn)行了優(yōu)化。本課題采用基于標(biāo)準(zhǔn)單元的ASIC設(shè)計方法,綜合使用40納米標(biāo)準(zhǔn)單元庫。經(jīng)過了多次的“綜合→分析→優(yōu)化代碼”的迭代過程,在RC綜合環(huán)境工藝下,DMA部件完全達(dá)到了450ps時序約束的要求,達(dá)到了設(shè)計目標(biāo)。
【關(guān)鍵詞】：DMA 數(shù)字信號處理 DSP 傳輸模式 綜合優(yōu)化 設(shè)計驗證
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332

【參考文獻(xiàn)】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 劉哲;基于AMBA架構(gòu)的DMA控制器的低功耗設(shè)計與驗證[D];西安電子科技大學(xué);2011年

  本文關(guān)鍵詞：一種支持多種傳輸模式的DMA主機(jī)模塊設(shè)計與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號：402938